UG1292第一页是针对综合后或者opt_design阶段的使用说明。vivado的基本流程有5步（其实不同策略可以更多，具体使用方法和好处以后讲），分别是synth_design
2018-10-30 10:25
这个手册与ug949的理念是一致的即”尽可能地把所有问题放在设计初期解决“。宁可在设计初期花费更多的时间，也不要等到布局布线后才开始发现问题再解决问题。因为，在设计后期，往往会面临牵一发而动全身的被动局面。即使一个小的改动都有可能花费很多的时间和精力甚至造成返工。
2018-10-09 10:52
初始设计检查流程如下图所示。对象是综合后或opt_design阶段生成的dcp。会依次执行三个命令（图中红色标记），生成三个报告：FailFast报告、时序报告和UFDM（UltraFast Design Methodology）报告。
2018-10-12 11:19
本次接着看下《UltraFast 嵌入式设计方法指南》中关于硬件设计方面的内容，主要分3部分：硬件设计需要考虑的事项、设计流程及个人总结。
2018-06-28 09:24
当整体资源利用率达到70%～80%时（对于多die芯片，这个数值是指每个SLR的资源利用率），需要砍掉一些模块以降低资源利用率。尤其要避免LUT/BRAM/DSP/URAM利用率同时出现大于80%的情形。如果BRAM/DSP/URAM这些Block利用率无法降低，那么要确保LUT利用率低于60%。
2018-10-30 10:47
全新的针对嵌入式可编程设计的UltraFast嵌入式设计方法指南UG1046也已经在Xilinx官网上开放下载。
2017-11-17 17:50
我们需要关注两类路径。一类路径是由纯粹的CLB中的资源（FF，LUT，Carry，MUXF）构成的路径；另一类则是Block（DSP，BRAM，URAM，GT）之间的路径。
2018-10-27 08:43
上述四个数值，无论是在timing report（通过report_timing_summary生成）还是design analysis report（通过report_design_analysis生成）中都有所体现。以timingreport为例，如下图所示，可清晰地显示上述四个数值。
2018-10-19 10:32
本文主要阐述了相序保护器符号及相序保护器接线方法。
2019-12-17 14:16
本文开始对零序电压的定义和正序、负序、零序电压的区别进行了介绍，其次阐述了怎么计算零序电压以及零
2018-02-24 11:49
