• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • systemverilog--语法详解

    官方的一个systemverilog详解,很详细。推荐给打算往IC方面发展的朋友。

    2014-06-02 09:30

  • SystemVerilog 的VMM验证方法学教程教材

    SystemVerilog 的VMM 验证方法学教程教材包含大量经典的VMM源代码,可以实际操作练习的例子,更是ic从业人员的绝佳学习资料。SystemVerilog 的VMM 验证方法学教程教材[hide][/hide]

    2012-01-11 11:21

  • MIT研究人員用3D打印將MEMS制造成本降至百分之一

    容易用于大規模制造。但是這一結果需要進行統計明。個人經告訴我,過去有很多高水平的科研論文介紹了大量可用于新型傳感器的非常有前途的材料,但是最終並沒有出現可靠的産品。”

    2015-12-24 16:27

  • (2)打两拍systemverilog与VHDL编码 精选资料分享

    2打两拍systemverilog与VHDL编码1 本章目录1)FPGA简介2)SystemVerilog简介3)VHDL简介4)打两拍verilog编码5)打两拍VHDL编码6)结束语2 FPGA

    2021-07-26 06:19

  • 转一篇Systemverilog的一个牛人总结

    Systemverilog数据类型l 合并数组和非合并数组1)合并数组:存储方式是连续的,中间没有闲置空间。例如,32bit的寄存器,可以看成是4个8bit的数据,或者也可以看成是1个32bit

    2015-08-27 14:50

  • 【AI学习】第2篇--AI 的基础知识

    Turing)博士就提出了一個測試()機器有無智慧的方法。 • 這方法是:讓一台機器和一個人坐在幕後,讓一個裁判同時與幕後的人和機器進行交談,如果這個裁判無法判斷自己交流的對象是人還是機器

    2020-11-02 11:56

  • SoC版本OTA修改说明

    日志模塊開始的OTA的log信息模塊OTA的完成的log信息4、OTA完成之後,我們點擊固件,然後再看看雲端最新固件的版本記錄信息OTA前OTA后5、整個產品的OTA完成了,如果還有什麽疑問的話,歡迎跟帖提出~

    2017-01-16 17:05

  • SystemVerilog编码层面提速的若干策略SoC芯片简析

    1、SystemVerilog编码层面提速的若干策略介绍频繁的函数/任务调用会增加开销比如:用foreach遍历方式计数(foreach有内置函数),不如单独的计数器!如下代码:这样写比较慢:这样写

    2022-08-01 15:13

  • PCB設計技巧百問

    PCB設計經分享

    2013-08-15 15:28

  • 分享Writing testbenches using SystemVerilog

    分享一本书英文版

    2016-12-05 11:10