逻辑电平转换模块 - 3.3V和5V电平互转 转换电平范围：1.8V-6V 型号 Logic Level Converter
2019-12-30 09:37
现在的FPGA算法的实现有下面几种方法： 1. Verilog/VHDL 语言的开发 ; 2. system Generator; 3. ImpulsC 编译器实现从 C代码到 HDL 语言； 4.
2017-11-17 14:29
在数字电路设计中，RTL（Register Transfer Level）设计是一种抽象级别，用于描述电路的功能和行为。它在硬件设计中起着关键作用，因为它提供了一个高层次的视图，使设计人员能够描述和验证电路的功能和时序要求。
2023-07-24 12:57
system generator是xilinx公司的系统级建模工具，它是扩展mathworks公司的MATLAB下面的simulink平台，添加了XILINX FPGA专用的一些模块。加速简化了FPGA的DSP系统级硬件设计。
2017-02-11 19:21
德州仪器（TI）公司的Level 3电动/混合动力汽车电池充电器采用数字功率控制器、通信器件、高性能驱动器以及接口器件。Level 3充电器包括从AC产生DC电压的带PFC的AC/DC转换器，DC/DC转换器，其核心器件是实时C2000系列MCU。
2018-07-14 07:57
System Generator是Xilinx公司进行数字信号处理开发的一种设计工具，它通过将Xilinx开发的一些模块嵌入到Simulink的库中，可以在Simulink中进行定点仿真，可是设置
2017-02-11 11:53
前一阵一直在忙，所以没有来得及写博文。弄完杂七杂八的事情，又继续FPGA的研究。使用Verilog HDL语言和原理图输入来完成FPGA设计的方法都试验过了，更高级的还有基于System Generator和基于EDK/Microblaze的方法。
2017-02-11 03:10
本文是Speos Sensor System（SSS）的使用指南，这是一个强大的解决方案，用于camera sensor模拟结果的后处理。本文的目的是通过一个例子来理解如何正确使用SSS。当然本文描述的分析步骤适合任何案例。
2023-12-03 09:49
UVM register layer classes用于为DUV中的memory-mapped寄存器和内存的read/write操作创建一个 high-level 和 object-oriented
2023-06-23 21:30
今天我们要介绍的GUI上的按键是Design Browser，严格来说，Design Browser是一个工具，它可以很直观地把netlist中的连接关系显示出来。Design Browser中都是逻辑的东西，不含p
2020-05-19 16:55
