求助大神！！！FPGA对于DDR3读写，FPGA是virtex6系列配置MIG IP 核时，需要管脚分配1.原理图上dm是直接接地，管脚分配那里该怎么办2.系统时钟之类
2018-03-16 18:45
使用xilinx spartan6，在工程中使用原语生成DDR控制器mig文件，DDR数据管脚定义发生改变，需要重新分配管脚，求告知，这个管脚
2016-07-19 09:54
使用说明书V1.0中，这两个管脚都定义为“axp_ctrl”想请教解惑，1、双网口如何分配OTG相关管脚？2、所谓axp_ctrl的管脚
2022-01-05 07:04
使用说明书V1.0中，这两个管脚都定义为“axp_ctrl”想请教解惑，1、双网口如何分配OTG相关管脚？2、所谓axp_ctrl的管脚
2022-01-13 07:24
STM32CubeMX是ST推出的支持STM32全系列的图形化配置工具。直接动动鼠标，就可以对时钟，定时器，GPIO等等功能进行配置，并且支持基于hal库的C代码的生成，可以说是非常强大了。不过像我这种还在使用标准库
2021-01-14 07:49
ARM在片上资源确定的情况下，能否具备类似FPGA自由分配管脚功能的能力？比如说集成UART的TX/RX可以分配到任意管脚，而并不是只能
2022-08-01 14:17
公司开发AM3359平台，需要Ethercat两个网络接口和带彩屏。 依照数据手册Ethercat有一组PR1_MIIO需要占用LCD_DATA数据线，如果两者都需要的话，请问管脚怎么分配？PR1_MIIO和LCD_DATA两组信号能分开吗？或者有没有其他的解决方
2018-05-15 09:21
时，当我选择外围设备（例如 SDMMC1 或 SAI4）时 - 该工具会选择它想要分配的引脚 - 并且不会让我分配不同的替代引脚。如何强制工具使用我的引脚选择？如果我
2022-12-08 08:59
STM32芯片的BOOT管脚有何作用？如何对STM32芯片的BOOT管脚进行配置呢？
2021-11-03 06:16
求皓石FPGA开发板A4-PLUS原理图或管脚分配表。
2020-10-13 18:17
