不能突变，使得IC2电路的2脚为低电平，IC2电路处于置位状态，3脚输出高电平，继电器K得电，触点K-1、K-2闭合，K-1触点闭合后形成自锁状态，K-2触点连接用电设备，达到
2018-03-28 16:11
本实验通过STM32的三个GPIO口驱动三色LED的三个通道，将GPIO设置为推挽输出模式，采用灌电流的方式与LED连接，GPIO输出高电平LED熄灭，GPIO
2018-02-07 11:14
原理可理解为：单片机一上电的瞬间，电容相当于短路，所以5V电压全部集中在4.7K电阻上，然后，电容开始充电，当充电到一定时候，5V电压基本都集中在电容上了，电阻上的电压低于单片机需要的高电平电压。
2018-07-15 10:36
1.CMOS电平： ‘1’逻辑电平电压接近于电源电压，‘0’逻辑电平接近于0V。噪声容限很大 2.TTL电平： 输出
2019-09-14 10:52
逻辑电平输出是数字电路中的一个重要概念，它涉及到数字信号的表示和传输。在数字电路中，逻辑电平通常指的是电路中用于表示二进制数字（0和1）的电压水平。逻辑电平
2024-09-20 17:32
输入高电平门限Vih：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为
2018-03-10 09:47
PMOS晶体管和增强型NMOS管按照互补对称形式连接的，静态功耗很小。COMS电路的供电电压VDD范围比较广在+5--+15V均能正常工作，电压波动允许±10，当输出电压高于VDD-0.5V时为逻辑1，输出电压低于VSS+0.5V（VSS为数字地）为逻辑0，扇出数
2017-08-26 10:02
本期的讲的是 另一种形式的推挽电路 。实现功能为，当PWM为高电平时，VOUT输出电平为低电平，关断MOS管Q3;当PWM为低电
2024-10-15 11:27
ODR寄存器可读可写：既能控制管脚为高电平，也能控制管脚为低电平。 管脚对于位写1 gpio 管脚为高电平，写 0
2018-11-01 15:45
一些微控制器输出可以设置为开漏（或者只能设置为开漏）。开漏输出只能被驱动为低电平，而不能被驱动为高电平；
2023-11-27 15:45
