您好，我最近在看C6474的SRIO。 目前手头只有TI官方的C6474的SRIO的资料《TMS320C6474 DSP Serial RapidIO (SRIO) User's Guide》。但是发现该文档读不懂。
2018-06-21 02:35
C6678和C6455使用SRIO通信，1x4p模式，3.125G，其中C6678使用TI的PDK中SRIO LLD 发现C6455发送过快时候C6678的接收缓存不够，触发StarvationQ
2018-06-21 09:01
app，在debug界面使用cpu reset，运行发现srio速度很慢；4.当直接使用固化的eth ibl后，srio速度很慢。从目前看，3和4的现象很接近。我猜测，上电时序不符合6678的设计要求
2021-09-23 09:16
各位好！ 参考Ti给的例程，发现SRIO中断是直接配置寄存器，然后再SRIO_vector.asm文件中完成中断服务函数入口的映射，而主机PC和DSP的交互是通过利用CSL库函数来完成中断配置，我想问一下：两种中断配置方式能同时写在同一个函数里面吗？
2018-06-21 08:43
你好，我想请教一个问题，就是我用6474 SRIO，每次发送完一个4Kbyte包后，我需要SRIO响应一个中断。而不是像例程这样：/* Wait for the completion
2018-06-21 14:20
，并使用正确的连接线将它们连接起来。 按照规格书的要求进行连接，确保连接的稳固性和可靠性。 在FPGA和通信设备上配置SRIO接口的软件驱动程序和相关设置，确保两端的通信协议和参数设置一致
2024-06-27 08:33
Spartan6 SRIO，clk pad是浮动的，有没有办法使用SRIO
2019-08-01 08:59
1.我使用的是c6670的例子工程SRIO_LoopbackDioIsrexampleproject，在evm板子上跑了一下，从运行完毕打印出来的log中发现只有核0执行了dio，而核1没有运行
2018-06-21 14:01
Keystone_SRIO_Init(&srio_cfg);之后，接收即终止了，之后也没办法继续接收FPGA传输的数据。而此时DSP可以正常向FPGA传输数据。 不知道是不是因为没有添加
2018-06-21 13:16
你好我对DSP和SRIO之间的通信感兴趣。有人知道virtex-6 FPGA是否有srio引脚，以及如何配置？
2020-06-14 14:22
