我正在为一个项目工作，我在斯巴达3E入门套件中的xilinx ise设计套件13.2中完成了VHDL编码。现在，我如何制作RTL原理图并为此实现顶层模块？以上来自于谷歌翻译以下为原文I am
2019-02-22 09:42
请问哪位大神有RTL8196D+RTL8192ER的SDK和HDK？硬件，软件开发资料。
2016-09-20 15:49
嗨，目前我正面临着文本编辑器的颜色编码问题。实际上文本编辑器没有显示关键字（蓝色），注释（绿色）等的颜色。它突然到达，昨天系统很好。似乎它正在影响RTL原理图。任何修复它的提示，谢谢，以上来自于谷歌
2019-01-28 11:09
在verilog中比较器比较的值是999999，但在RTL Viewer中比较器的值为上图。在verilog中加法器的值是1；但在RTL Viewer中比较器的值为上图。为什么verilog中的值跟RTL Viewe
2017-02-18 23:54
新思科技公司（Synopsys）目前推出该公司最新研发的Synphony HLS (High Level Synthesis)解决方案。该解决方案集成了M语言和基于模型的综合法，与 传统RTL流程
2019-08-13 08:21
RTL Viewer 怎么看？
2017-05-31 13:36
使用realtek的交换机RTL8365做4***换机电路，用GMAC1的RGMII模式连接arm的RGMII，要怎么设置RTL8365的寄存器，跪求
2016-05-24 16:20
: 0x36e8, Image Addr: 0x10000bc8Image1 Validate OK, Going jump to Image1RTL8195A[HAL]: Hard Fault
2021-05-19 23:00
vivado 看RTL Schmatic中会出现RTL_ROM这是个什么东西？常常是多口输入单口输出的。
2017-04-26 15:31
各位大神，我的通用移位寄存器HDL代码如上，我用的Xilinx ISE开发环境，我想问综合后的RTL图要如何理解，上述HDL代码的RTL图如下所示，请问图中那些未连接的pin都是什么情况？该图要如何与HDL代码联系起来？
2017-08-14 14:30
