逻辑和互联更加清晰，更接近于底层电路实现对工具友好。同时我的习惯是用xx_d、xx_q、xx_en来命名信号，那么在写逻辑时，代码中用到了xx_q我就会非常放心因为这意味着该信号的时序极好，写习惯了对于时序路径的把握也有所提升。
2023-11-10 17:28
在三天前SpinalHDL1.8.0正式上线，在这次更新中增加了Scala代码和生成的RTL代码之间的对照功能，也就是说我们可以在生成的RTL代码中看到是哪一行Scala生成的，这就为后续的代码调试增加了灵活性(虽然在调试SpinalHDL的时候也很少看对应的
2022-12-09 10:32
对于功耗估算来说，架构阶段为时过早，物理设计阶段为时已晚。有一种趋势是在项目的RTL阶段分析power hot spots。与后期分析相比，基于 RTL 的功耗分析更快、更容易执行，迭代时间更短。
2024-04-05 09:15
本文主要阐述了电子编码器的编码方法及编码失败的原因分析。
2019-11-08 10:16
数字IC系统逻辑设计这部分主要介绍两个方面，一个是RTL的设计基础;另一方面是verilog基本语法。这一篇文章主要介绍一下RTL的设计基础。
2022-05-17 13:52
正交编码器（又名双通道增量式编码器），用于将线性移位转换为脉冲信号。
2018-08-02 08:50
经过几周的更新，SV核心部分用户自定义类型和包内容已更新完毕，接下来就是RTL表达式和运算符。
2022-10-11 10:15
在Vivado FlowNavigator中有一个Elaborated Design，如下图所示，属于RTL Analysis这一步对应的设计。可能很多工程师都没有使用到，而实际上对于代码优化，它是很有帮助的。
2020-10-21 10:56
本文介绍了一种适用于IP网络的基于TM1300芯片的嵌入式视频编码器的硬件设计和软件体系.硬件设计由以下四个单元组成:以TM1300为核心的视频编码单元和协议处理单元;采用RTL8139C(L)芯片的
2012-05-31 10:45
在信道编码研究的初期，人们探索、研究出各种各样的编码构造方法，其中包括卷积码。
2018-08-20 16:58
