《基于树莓派5的RTL仿真体验》 对于FPGA或者RTL爱好者来讲，树莓派5开发板可以运行RTL仿真，
2024-04-30 17:35
本人最近用verilog代码写了一个DDS正弦波发生器，RTL仿真波形正确，但门级仿真出现毛刺，不知道该如何去掉这些毛刺？我用的是quartus ii 15.0，一开始
2015-08-08 22:57
`刚刚本科毕业，假期导师要求做一个设计。实验室没有做过FPGA的学长只好问网上的各位了。写好的FPGA代码进行RTL仿真波形是符合要求的，如下图。但是做门级仿真的时候，
2016-08-06 12:12
在verilog中比较器比较的值是999999，但在RTL Viewer中比较器的值为上图。在verilog中加法器的值是1；但在RTL Viewer中比较器的值为上图。为什么verilog中的值跟RTL Viewe
2017-02-18 23:54
网表仿真与RTL仿真相比有何优势？“线与”逻辑是什么？
2021-11-04 06:23
一个简单的计数器代码，如下，因为没有采用reset输入信号进行复位，所以在rtl仿真时，无法确定cnt的初始值(仿真图上可以看到红色波形)，请教大家有没解决方法？工程为
2022-02-04 11:19
RTL级代码和仿真代码的区别，哪些verilog语句是可综合的？？哪些不能？？
2012-07-21 13:08
对象。@ E [SIM-4] *** C / RTL协同仿真完成：FAIL ***命令'ap_source'返回错误码你能告诉我怎么解决这个问题？谢谢，ZR以上来自于谷歌翻译以下为原文Hello, I
2018-10-29 11:49
为什么quartus综合没有报错而modelsim rtl仿真就报错了
2015-09-24 11:02
RTL8762AK用ARM仿真器怎么连接？要不要接RESET
2023-11-01 07:18
