本人最近用verilog代码写了一个DDS正弦波发生器，RTL仿真波形正确，但门级仿真出现毛刺，不知道该如何去掉这些毛刺？我用的是quartus ii 15.0，一开始
2015-08-08 22:57
`刚刚本科毕业，假期导师要求做一个设计。实验室没有做过FPGA的学长只好问网上的各位了。写好的FPGA代码进行RTL仿真波形是符合要求的，如下图。但是做门级仿真的时候，
2016-08-06 12:12
设计团队会提供给实现团队RTL 跟RTL 对应的仿真波形，而RTL 仿真
2022-11-25 17:44
《基于树莓派5的RTL仿真体验》 对于FPGA或者RTL爱好者来讲，树莓派5开发板可以运行RTL仿真，
2024-04-30 17:35
在verilog中比较器比较的值是999999，但在RTL Viewer中比较器的值为上图。在verilog中加法器的值是1；但在RTL Viewer中比较器的值为上图。为什么verilog中的值跟RTL Viewe
2017-02-18 23:54
计数器，一个测信号周期，另一个测相差周期。一、输入10KHz正弦波，经过RC移相网络后有大约36度相移。需要用FPGA测相差。代码如下View Code RTL级视图RTL仿真
2012-01-12 14:24
对于FPGA开发而言，仿真是开发流程中必不可少的一步，也是非常重要的一步，仿真是将RTL代码模拟运行，得到module中信号波形，再进行功能分析的过程。强大的功能与速度
2020-09-30 13:52
Modelsim使用技巧—波形白底黑线设置 在发表期刊或者论文时，我们需要夹带modelsim的仿真波形在我们的论文里，在modelsim默认模式下的波形一般是黑底绿线
2021-08-26 11:23
网表仿真与RTL仿真相比有何优势？“线与”逻辑是什么？
2021-11-04 06:23
SPWM波形protues仿真程序 51单片机SPWM波形产生代码 protues仿真
2017-01-14 22:32
