电子发烧友
6905次浏览
SystemVerilog引入了interface，这里我们从可综合的RTL代码的角度聊聊interface。
2023-10-12 09:06
嗨，我想知道Xilinx建议我们在RTL代码中使用什么重置stratergy？同步复位或异步复位？它们的优点和缺点是什么？提前致谢。
2020-07-21 14:07
在Vivado FlowNavigator中有一个Elaborated Design，如下图所示，属于RTL Analysis这一步对应的设计。可能很多工程师都没有使用到，而实际上对于代码优化，它是很有帮助的。
2020-10-21 10:56
求助：如何下载Package和生成对应的RTL代码？这些视频的内容在哪里能搜索到，谢谢
2023-08-11 07:41
1、VSCode RTL代码编辑工具介绍安装插件将extensions.zip解压到路径“C:Users用户名.vscodeextenstion”，完成插件安装，插件自带语法高亮和自动补齐功能。已经
2022-08-02 15:10
引言 硬件描述语言（verilog，systemVerilog，VHDL等）不同于软件语言（C，C++等）的一点就是，代码对应于硬件实现，不同的代码风格影响硬件的实现效果。好的代码风格能让硬件跑得
2020-11-20 15:51
2013-06-20 16:29
用软件从 C 转化来的 RTL 代码其实并不好理解。今天我们就来谈谈，如何在不改变 RTL 代码的情况下，提升设计性能。 本项目所需应用与工具：赛灵思HLS、Pluni
2020-12-20 11:46
嗨，大家好 我知道如何使用RTL代码回读SPARTAN6器件的器件，通过实例化DNA_PORT很容易实现。 但是在SPARTAN3E中，没有这种原始来源。 剂量SPARTAN3E无法回读设备ID
2019-07-10 08:40
Xilinx FPGA工程例子源码：兼容opencores.org的I2C slave的RTL代码
2016-06-07 15:07
