现在的FPGA算法的实现有下面几种方法： 1. Verilog/VHDL 语言的开发 ; 2. system Generator; 3. ImpulsC 编译器实现从 C代码到 HDL 语言； 4.
2017-11-17 14:29
如图所示为驱动VCA610增益的控制脚产生一个温度补偿对数响应的反馈放大电路。VCA610提供具有低失调电压和低增益漂移的250kHz（-3dB）对数（Log）放大，在温度控制方面，VCA610的指数增益控制特性允许
2020-01-28 17:18
system generator是xilinx公司的系统级建模工具，它是扩展mathworks公司的MATLAB下面的simulink平台，添加了XILINX FPGA专用的一些模块。加速简化了FPGA的DSP系统级硬件设计。
2017-02-11 19:21
System Generator是Xilinx公司进行数字信号处理开发的一种设计工具，它通过将Xilinx开发的一些模块嵌入到Simulink的库中，可以在Simulink中进行定点仿真，可是设置
2017-02-11 11:53
前一阵一直在忙，所以没有来得及写博文。弄完杂七杂八的事情，又继续FPGA的研究。使用Verilog HDL语言和原理图输入来完成FPGA设计的方法都试验过了，更高级的还有基于System Generator和基于EDK/Microblaze的方法。
2017-02-11 03:10
Xilinx Block Memory Generator(BMG)是一个先进的内存构造器，它使用Xilinx fpga中的嵌入式块RAM资源生成面积和 性能优化的内存。
2023-11-14 17:49
32位高性能电机控制MCU-RX66T/RX72T产品介绍（2）
2023-09-18 16:41
AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互连以及其他AXI4系统外设上生成特定序列（流量）。它根据IP的编程和选择的操作模式生成各种类型的AXI事务。是一个比较好用的AXI4协议测试源或者AXI外设的初始化配置接口。
2023-11-23 16:03
72V300Ah的电池组，使用磷酸铁锂3.2V300Ah的单体，24串1并就可以了。
2020-01-31 05:45
之前的文章对Block Memory Generator的原生接口做了说明和仿真，本文对AXI接口进行说明。
2023-11-14 18:25
