你好，我遇到了SPC560P60的问题。上电复位后，我停留在ram init函数，等待RGM中的POR标志。我的SW区分复位源，如果它是POR，我正在初始化SRAM。但在这种情况下，我正在进行
2019-06-28 10:29
后，VCCO将在4mS内上升。因此，在6mS或大约6mS结束时。在5mS（从上电开始）之后，我想PoR将按照数据表（ds181＆amp; ug470）启动。我在帖子中读到FPGA将设置内部定时器然后
2020-06-10 08:01
我想在我的项目中添加一个引导加载程序。我得到以下错误：“每个端口的上电复位（POR）设置必须在引导加载程序和相应的引导加载程序之间进行匹配。端口“12”在项目之间的值“拉下”和“HI-Z模拟无缓冲”。编辑一个项目中给定端口的POR设置，使之与另一个项目相匹配。如何
2019-10-28 09:34
各位大虾，小弟最近在做一个POR，因为电路中有一个25M的皮尔斯振荡器，故POR的时间要求比较长，现在打算把POR的时间做到10ms，请问这可行吗？或者有什么方法可以让
2021-06-25 07:25
S32G2内部，除了CSPD，还有POR模拟模块吗？如果是，POR 的功能和 SPD 的功能有什么区别？从下图看，除了CSPD外，似乎还有一个单独的POR ananlog模块，但我在RM中找不到明确的描述。
2023-03-15 08:13
我两片板子DSP都连不上仿真器。现象都一样。单板是FPGA + DSP 的架构。FPGA是K7325T，DSP就是6678。FPGA和DSP 的上电时序都用CPLD控制了。实际测量也满足DSP时序
2018-06-21 15:35
测试菜单。按着说明接了clk, dio, gnd, 和por。这个por我感觉有点怪，说明要求的是swd调试器的rst要接到por上。接上以后，给开发版上电不输出任何东
2022-01-12 06:16
从Cyclone III handbook 上看，FPGA内部是包含POR, 即上电复位的，但是我习惯自己加一个reset。如果用电阻和电容搭建的reset电路，功能上是可以满足要求，但是这种电路
2014-06-26 22:38
我找不到怎么处理这件事。谢谢你的帮助。邮递员422字节 以上来自于百度翻译 以下为原文I can't find how to deal with this. Thank you for any help. POR_Warning.txt.zip 422 bytes
2019-05-20 06:00
各位大神请教一下，DM8168加载不了程序时报connecting to the target信息错误，详细错误如图片所致，复位信号reset和por没有问题・_・?如附件图所示，上电时序按照数据手册3.3-1.0_
2019-04-19 13:20
