设计了一个ADF4360的PLL电路，需要代码的可以找我 yongl0521@163.com
2022-01-19 14:50
电流等参数的建议寄存器值。原理图和PCB 布局设计完整PLL电路时，需牢记几点。首先，重要的是匹配PLL的参考输入端口阻抗，将反射降至最低。另外，保持电容与输入端口并联
2017-03-17 16:25
本人有多年的硬件及PCB layout设计经验，深厚的电子专业水平和硬件设计能力，熟悉产品开发流程,现想利用业余时间承接电路设计，PCB 设计，PCB layout。设
2015-05-16 19:16
本人有多年的硬件及PCB layout设计经验，深厚的电子专业水平和硬件设计能力，熟悉产品开发流程,现想利用业余时间承接电路设计，PCB 设计，PCB layout。设
2015-05-16 19:18
1969电路PCB图纸，供参考。
2015-04-22 15:25
电路PCB文件
2012-08-06 12:41
射频电路PCB设计
2012-08-15 16:30
设计的性能指标。考虑到实际设计中PLL杂散信号对于电源耦合、接地和滤波器元件的位置非常敏感，本文着重讨论了有关PLL杂散信号抑制的方法。为便于说明问题，本文以MAX2827 802.11a/g收发器的pcb布局作为参
2014-10-28 11:16
中频以下采用数字化处理。简化原理框图如图4所示。 3.2 频率合成器方案 频率合成器须输出第一本振、第二本振两路信号。第二本振为固定频率170.7 MHz，选用ADF4001 PLL电路，参考时钟
2011-07-16 09:09
RCU学习笔记Chapter 1 时钟1.1 名词解释PLL:PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL
2022-01-26 07:17
