Compute Express Link 是一种缓存一致性互联，旨在帮助系统(尤其是具有加速器的系统)更高效地运行。CXL位于 PCIe Gen5链路基础架构之上。可以有 PCIe
2022-03-23 15:26
Xilinx7系列FPGA集成了新一代PCI Express集成块，支持8.0Gb/s数据速率的PCI Express 3.0。本文介绍了7系列FPGA PCIe Gen3的应用接口及一些特性。
2024-11-05 15:45
高性能的时钟器件是高带宽、高速率、高算力、大模型的基础。核芯互联近日推出面向下一代数据中心应用的超低抖动全新20路LP-HCSL差分时钟缓冲器CLB2000，其业界领先的附加抖动性能远超PCIe Gen 5和PCIe
2023-06-08 15:29
在PCIe 3.0和4.0中的链路均衡技术相较于先前代要复杂得多，这样一种动态均衡技术可以分为两个方面进行讨论。
2020-04-07 11:24
在PCIe 2.0的时代，通常只要保证了发送端的信号质量，那么整个系统也就能够正常工作；因此接收端测试并不是必测项。
2020-04-09 11:10
在近期的博文《新思科技率先推出PCIe 7.0 IP解决方案，加速HPC和AI等万亿参数领域的芯片设计》中，新思科技宣布推出综合全面的PCIe Express Gen 7（PC
2024-07-24 10:11
历史上，PCIe系统设计人员把通用低成本FR4 PCB材料和引线键合（wirebond）封装用于 高达 8GT/s 数 据 速率（Gen3）的大多数应用，这种做法已被证明是成功的。但是，在32GT/s的数 据速率下
2018-05-04 16:13
UltraScale系列芯片包含PCIe的Gen3 Integrated Block IP核在内的多种不同功能的IP核都会有一页设置为PCIe：BARs，设置IP核的Base address register 的相关
2018-07-04 02:02
随着英特尔Alder Lake CPU的发布，以及AMD 7000 Ryzen CPU的即将发布，PCIe 5.0 硬件终于成为现实。但什么是 PCIe 5.0？
2023-11-18 16:48
PCIe 6.0 规范于 2021 年发布，采用 PAM4 调制（即 4 电平脉冲幅度调制），使数据传输速度翻倍，达到 64GT/s。同时，PCIe 6.0 规范使用
2025-02-27 15:44
