• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 关于AD9640差分时钟模拟输入与PCB布局的使用疑问求解

    注意哪些事项?次部分的参考地是否需进行与模拟/数字地进行一定的隔离处理? 疑问2:如果外部没有高精度的时钟源设备,是否有替代方案可以实现单端转差分时钟输出?并且时钟

    2023-12-22 08:19

  • 请问AD951x可以给模拟器件提供时钟吗?

    现在要求输入1GHz的时钟,输出4路1GHz时钟,AD951x系列器件能把这四路时钟分给模拟器件吗?会不会噪声太大对模拟

    2019-03-05 14:54

  • AD9649时钟串入模拟输入端

    前端电路设计提供一个-1v~1v的信号,其实是一个小信号(mv级)。 在AD采样的模拟输入端,能够看到AD20MHz 的时钟串入AD的模拟输入端。而且p-p有200mv。 模拟

    2018-12-04 09:08

  • 多层PCB板数字地、模拟地的接地问题

    最近在设计制作一块高速AD/DA板,主要器件有250MSPS的AD以及1GSPS的DA,还有一块较低端的FPGA,原理图中势必有数字地和模拟地之分。在pcb中采用的sggssggs板层结构设计的八层

    2014-11-07 09:32

  • PCB设计中如何区分模拟地与数字地 ?

    请问1、PCB设计中模拟地、数字地是否要分开接地?模拟信号的接地处理就是模拟地?如何区分模拟地、数字地?2、我在用万用板

    2014-12-26 15:45

  • 请问AD9640是不是使用PLL类型的时钟发生器芯片带来的抖动误差会比较大?

    注意哪些事项?次部分的参考地是否需进行与模拟/数字地进行一定的隔离处理?疑问2:如果外部没有高精度的时钟源设备,是否有替代方案可以实现单端转差分时钟输出?并且时钟抖动质

    2018-11-07 09:35

  • 如何利用舵机模拟时钟指针?

    如何利用舵机模拟时钟指针?

    2021-12-21 07:58

  • 多层PCB板数字地、模拟地的接地问

    最近在设计制作一块高速AD/DA板,主要器件有250MSPS的AD以及1GSPS的DA,还有一块较低端的FPGA,原理图中势必有数字地和模拟地之分。在pcb中采用的sggssggs板层结构设计的八层

    2014-10-28 14:25

  • 多层PCB板数字地、模拟地的接地问题

    最近在设计制作一块高速AD/DA板,主要器件有250MSPS的AD以及1GSPS的DA,还有一块较低端的FPGA,原理图中势必有数字地和模拟地之分。在pcb中采用的sggssggs板层结构设计的八层

    2015-11-14 20:59

  • PCB设计中的时钟处理

    现在做数字电路方面的工作,每个板子上都有很多路的时钟信号,而且时钟信号线贯穿整条pcb,造成辐射超标,我想大家给我些PCB设计上的建议。希望大家畅所欲言,不吝赐教。

    2014-11-07 09:45