为了确保软件接口的标准化和规范化，实现业务模块的重用性和灵活性，并提高接口的易用性和安全性，OpenAPI规范应运而生。
2023-11-06 09:49
Linux中Root Filesystem（根文件系统）是必不可少的，常用的是BusyBox，本节就介绍一下使用BusyBox制作Linux根文件系统rootfs，主要参考xilinx wiki上Zynq Root FileSystem Creation方法
2017-02-10 15:58
Xilinx Block Memory Generator(BMG)是一个先进的内存构造器，它使用Xilinx fpga中的嵌入式块RAM资源生成面积和 性能优化的内存。
2023-11-14 17:49
AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互连以及其他AXI4系统外设上生成特定序列（流量）。它根据IP的编程和选择的操作模式生成各种类型的AXI事务。是一个比较好用的A
2023-11-23 16:03
System Generator是Xilinx公司进行数字信号处理开发的一种设计工具，它通过将Xilinx开发的一些模块嵌入到Simulink的库中，可以在Simulink中进行定点仿真，可是设置
2017-02-11 11:53
现在的FPGA算法的实现有下面几种方法： 1. Verilog/VHDL 语言的开发 ; 2. system Generator; 3. ImpulsC 编译器实现从 C代码到 HDL 语言； 4.
2017-11-17 14:29
相互竞争的神经网络——生成器（Generator）和判别器（Discriminator），实现了高效、灵活的数据生成能力。本文将从GANs的原理、核心算法、以及多个应用案例入手，深入探讨这一前沿技术的内涵与应用。
2024-07-09 11:34
FIFO_Generator是智多晶设计的一款通用型FIFO IP。当前发布的FIFO_Generator IP是2.0版本，相比之前的1.1版本主要新增了非等比输入输出数据位宽支持和异步FIFO跨时钟级数配置功能。
2025-04-25 17:24
Mybatis代码生成器相信大家用过，本篇博客我们来介绍如何一键生成mybatisplus 的相关Entity、Mapper、Mapper XML、Service、Controller 等各个模块
2023-09-25 14:23
system generator是xilinx公司的系统级建模工具，它是扩展mathworks公司的MATLAB下面的simulink平台，添加了XILINX FPGA专用的一些模块。加速简化了FPGA的DSP系统级硬件设计。
2017-02-11 19:21
