请教前端各位大佬，一般情况下大家都会把相关的模块都设计成同一个时钟。比如一个顶层模块是一个 master clock，其底下有十个子模块，每个子模块都有一个 gener
2021-06-23 14:28
多个子模块，如何让其中一个子模块包含一部分子模块
2023-10-16 06:12
在使用ise时，子模块之间本应存在信号连接的，但是有些子模块之间却出现输出或者输入和其他的子模块不连接的情况，请问这是为什么呢？如下图，本来xiepo的输出w_out应该连接到pi_w
2023-05-31 17:16
嗨，我用CIP向导创建了一个AXI4 Lite salve外设，其中包括一个复杂的Verilog模块（带有一些子模块）。现在我不知道如何为内部子模块添加约束。我有一些单
2018-10-16 13:27
如何利用LoRa模块去点亮OLED屏呢？其代码怎样去实现呢？
2022-01-21 06:25
OLED是什么？OLED模块有哪些特点？怎样通过OLED模块去显示字符呢？
2022-01-19 07:00
怎样让顶层模块调用子模块里面的数据
2023-10-16 08:36
RTNucleo板配套的带SD卡的OLED屏幕模块在哪可以买到？？
2019-03-11 07:48
OLED模块的驱动方式是怎样的？
2022-01-27 07:10
如何调用函数来使用OLED模块呢？怎样使用OLED模块来调试程序呢？
2022-01-21 07:03
