JK触发器是数字电路触发器中的一种基本电路单元。JK触发器具有置0、置1、保持和翻转功能，在各类集成
2019-11-08 14:48
本文开始介绍了JK触发器工作特性与边沿JK触发器的特点，其次介绍了边沿JK触发器
2018-01-30 17:17
同样值得注意的是，JK 触发器可以通过施加时钟脉冲信号来改变它们的状态。请注意，此时钟信号可以是上升沿或下降沿。此外，74LS76 能够忽略无效输出。
2023-05-05 09:26
74LS74内含两个独立的D上升沿双d触发器，每个触发器有数据输入（D）、置位输入（ ）复位输入（ ）、时钟输入（CP）和数据输出（Q）。 的低电平使输出预置或
2021-06-04 15:40
JK触发器和触发器中最基本的RS触发器结构相似，其区别在于，RS触发器不允许R与S同时为1，而
2018-02-08 15:06
K触发器是数字电路触发器中的一种基本电路单元。JK触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，
2018-02-08 14:36
JK 触发器的 Verilog 代码实现和 RTL 电路实现
2023-10-09 17:29
JK触发器，英文名称为JK flip-flop，是数字电路触发器中的一种基本电路单元，具有置0、置1、翻转和保持的功能，是各集成
2018-02-08 14:51
本文主要探讨了关于74hc573的使用方法以及74hc573能否仿真的问题。
2018-07-26 15:48
74HC14的引脚图如下，其中Vcc（14脚）是电源正电压引脚，GND（7脚）是电源地引脚，一片74HC14上共有6个反相器通道，第1、3、5、9、11、13脚分别是通道1、2、3、4、5、6的输入脚，2、4、6、8
2018-10-24 10:03
