你好，请问DAC的DACCLK用LVPECL电平标准的接口，为什么DATACLK用的是LVDS电平标准的接口呢？在设计
2025-01-21 07:56
我需要用 Xilinx FPGA 与 AD7626 接口，之间有 CNV、CLK、DCO、D 四对 LVDS 信号，请问 FPGA 里应该采用怎样的 LVDS 电平标准
2023-12-08 07:24
我需要用 Xilinx FPGA 与 AD7626 接口，之间有 CNV、CLK、DCO、D 四对 LVDS 信号，请问 FPGA 里应该采用怎样的 LVDS 电平标准
2018-07-27 08:46
大家好，我是PCB板设计领域的入门级小白一枚，现为一片高速ADC设计评估板，该ADC是LVDS数据输出，但高电平只有1.65V,故弱弱的问一下大家这种输出属不属于1.8V的LVDS
2015-11-03 17:16
在以往的Cameralink相机采集中，通常会有协议解码芯片，但如今，在不使用解码芯片的情况下，直接由相机直接用Cameralink标准协议过LVDS直接把数据传输至FPGA。
2019-05-30 07:33
BANK VCCIO为2.5V,下载后,分别测出两个差分引脚的电压波形,奇怪的是两个引脚的电平不满足LVDS的电平范围(1.0v-1.4v),而且两个信号的VPP幅值还不一样,一个是2.95一个是2.0
2018-04-03 18:39
、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。TTL
2011-05-11 08:02
现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等
2013-09-18 23:03
`LVDS接口标准LVDS接口是LCD Panel通用的接口标准，以8-bit Panel为例，包括5组传输线，其中4组是数据线，代表Tx0+/Tx0-... Tx3+
2011-02-23 09:55
初步设想是LVDS输出端AC耦合，HCSL输入端用端接电阻加偏置。目前HSCL的供电端是0.8V。想问一下这个电平转换电路具体怎么实现呢，还有LVDS的差分峰峰值是能够满足HCSL的输入要求的吧？
2021-08-19 14:50
