系统设计师通常侧重于为应用选择最合适的数据转换器，在向数据转换器提供输入的时钟发生器件的选择上往往少有考虑。然而，如果不
2019-07-30 07:57
在我们的设计中，其中一个模块从外部可配置时钟发生器芯片接收其时钟信号。现在在我们的ML507上使用这个时钟发生器芯片IDT5V9885就在那里任何跳线设置？我们问这个是因为在我们的申请中软件我们
2019-09-02 08:12
噪声抑制和出色的电源抑制比 (PSRR) 来帮助改进无错数据传输。图2显示的是使用LMK03328时对PSRR和TX眼图性能的改进，其原因就在于LMK03328集成了一个LDO。图2：SAW示波器和TI LMK03328时钟发生器的PSRR请在下方给我们留言，告诉
2018-09-05 16:07
我正在使用planahead 14.4在VC707上添加7系列MIG（IP版本1.07a）。当我使用第一个具有200MHz振荡器输入的时钟发生器驱动MIG时，我的设计可以完全路由，我尝试
2020-08-11 10:07
TICSPRO-SW板载cdci6214时钟发生器坏了 自己买来维修但是都是默认四路100兆时钟输出，板载的这一片第三路通道是156兆时钟，这颗芯片要配置一下，才有156兆输出 可以帮我维修吗，或者提供配置好的芯
2024-11-08 08:35
我要做毕业设计 叫 基于lmk03806的高性能可编程时钟发生器的设计与fpga实现，需要有protel 99se画 lmk03806的原理图和fpga的配置电路，用vhdl编程仿真，用fpga来配置lmk03806，求高手求助{:1:}
2013-05-03 23:06
嘿，不幸的是，我必须为我的应用程序使用 LVPECL 时钟发生器，并且我试图弄清楚如何最好地将其转换为 DIFF_SYSCLK/DIFF_SYSCLK_B 输入的 LVDS 电平，这让我有些困惑。在
2023-03-27 08:00
USART收发模块一般分为三大部分：时钟发生器、数据发送器和接收器。控制寄存器为所有的模块共享。
2020-03-10 09:01
嗨！我正在使用Artix xc7a200t-2开始一个EDK项目在我的XPS项目中，我有1个时钟发生器，可以为DDR生成所有时钟，为以太网生成2个25MHz时钟。我有一个差分时
2020-07-20 12:51
STM32F767 SAI SPDIF 输出、NODIV 和时钟发生器当在 SAIx->CR1 中设置 NODIV 位时，SPDIF 输出频率是它应该的。例子：时钟输入为 25.6 MHz
2022-12-05 06:05
