信号接入AD8332时会通过一个L1 120nH FB ，L1 120nH是表示电感的 而FB是表示磁珠的，我想问的是这个元件到底是电感还是磁珠？（附有原理图截图）附件捕获.PNG12.3 KB
2018-10-09 16:04
以A15为例，假设L1 cache是2way 4set的 cache type，而L2 cache的空间会比L1大很多，那么L2 cache会是什么样的结构呢？是不是需
2022-08-12 11:36
这个图中，L3是什么元件？L1、L2、L3有什么区别？
2015-11-02 00:50
目前从事DM8148平台的开发工作，想请教一个问题： 通常情况下，数据从外存通过EDMA搬移到L2 cache，然后L1 cache 命中，供CPU访问，CPU处理完数据，在通过EDMA 将处理
2018-06-22 03:35
最近看6678手册知道每个核都有自己的L1 L2 SRAM ，这没问题，但是看2.3节的Memory Map Summary ,发现除了core 0 到core7的 L1,L
2018-06-21 17:19
嗨，U4301A PCIe 8 GT / s分析仪是否支持ASPM L1子状态L1.1和L1.2跟踪（LTSSM流程）？ 以上来自于谷歌翻译 以下为原文Hi, Does U4301A PCIe 8
2018-11-02 09:39
最近在学习ZIGBEE的过程中产生了这么几个疑惑，望高人指点。1、图中L1的作用是什么？2、为什么要用到两个晶振？3、四脚的无源晶振怎么画原理图和PCB，图中晶振只有两个引脚而实际却是四个?
2019-04-09 04:43
WARNING L1: UNRESOLVED EXTERNAL SYMBOL SYMBOL:_SENDCHAR MODULE:main1051.obj (MAIN1051
2023-10-08 07:21
尝试USB2.0部分，则有失败：事业的发展现在开始测试：L1暂停/恢复测试（配置索引0）开始时间：Mon 8月1日14:54∶36 2016测试设备的LPM L1兼容性测试…USB版本的设备是2.10
2019-06-27 09:09
请问，用I.MX6UL开发板OKMX6UL，使用Linux的情况下，如何获取CPU中L1/L2的Cache状态和大小；如何禁用和使能Cache？
2022-11-29 06:37
