• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • EMI/EMC就绪型SerDes—基本测试策略和指南

    电磁干扰 (EMI) 和电磁兼容性 (EMC) 测试是汽车应用中串行器/解串器 (SerDes器件设计验证的重要组成部分。EMI和EMC必须在设计周期的早期考虑,以防止不必要的设计修改。以下应用笔记详细介绍了有关如何准备

    2023-01-12 16:29

  • SerDes是怎么设计的?(一)

    FPGA发展到今天,SerDes(Serializer-Deserializer)基本上是器件的标配了。从PCI发展到PCI-E,从ATA发展到SATA,从并行ADC接口到JESD204,从RIO到

    2023-10-16 14:50

  • 通过SerDes远端I²C接口访问16位I²C外设寄存器地址

    Maxim吉比特多媒体串行链路(GMSL)串行器/解串器(SerDes)系列包括MAX9249、MAX9259、MAX9260、MAX9263和MAX9264,具有UART/I²C转换器,用于远端

    2023-02-09 14:34

  • 什么是SerDesSerDes有哪些应用?

    SerDes是一种功能块,用于对高速芯片间通信中使用的数字化数据进行序列化和反序列化。用于高性能计算(HPC)、人工智能(AI)、汽车、移动和物联网(IoT)应用的现代片上系统(SoC)都实现了

    2025-03-27 16:18

  • SERDES的作用 SerDes基础知识详解

    SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。

    2024-01-04 09:04

  • 为什么我们需要SERDESSERDES的优点有哪些?

    尽管设计和验证很复杂,SERDES 已成为 SoC 模块不可或缺的一部分。随着 SERDES IP 模块现已推出,它有助于缓解任何成本、风险和上市时间问题。

    2023-10-23 14:44

  • 基于SERDES时钟的频率跟随的设计

    在很多无线或者有线的系统应用中,都需要器件的接收端能够和链路的发送端的频率做跟随。通常的实现方案都是通过将SERDES的恢复时钟引到芯片外部,然后通过一个cleanup PLL过滤抖动,然后同时再生出低相位抖动的跟随时钟,然后将此时钟作为

    2017-11-18 12:08

  • 参考时钟对SERDES性能的影响

    我们知道,SERDES对参考时钟有严格的相位噪声性能要求。通常,SERDES供应商会根据其SERDES采用的PLL以及CDR架构特点,以及性能数据,提出对参考时钟的相位噪声的具体要求。

    2017-02-10 18:40

  • SerDes的技术原理 SerDes的重要概念和技术概述

    SerDes是SERializer(串行器)/DESerializer(解串器)的简称,是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术。

    2023-11-14 09:32

  • SerDes的基本结构

    FPGA发展到今天,SerDes(Serializer-Deserializer)基本上是标配了。

    2022-10-31 11:28