、电子对抗、图像处理、声纳等高速实时信号处理任务提供可靠的硬件保障。一、板卡特点1、板载4片C6678芯片和1片K7FPGA，为业内最大处理能力单板；2、成熟、稳定、灵活的驱动库、算法库，用户快速上手；3
2015-09-18 14:50
变为高了。4. arm从flash读取fpga.bin程序，大约7MB，一次读取1024byte,然后通过spi 方式发送给fpga；5. arm发送完数据，读取和测量发现DO
2018-08-14 14:35
我正在使用Artix-7（xc7a15tftg256-1）作为Vivado 2014.1的软件包。 DONE引脚状态有问题。编程后DONE引脚应为高电平（3.3V），但
2020-04-08 09:45
CPU得到的结果是不正确的，直到大约1ms过去。 DONE信号是否表示配置完成且FPGA可以正常工作？为什么我们需要额外的时间才能使用它。 BTW：DONE设置为等待D
2019-05-22 11:40
你好伙计。 我正在通过PCI和主FPGA触发接口来编程一个处于从串行模式的Spartan6，并且在完成数据后我没有得到DONE信号。 1）我使用bitgen将Ncd和pcf转换为bit。 2）我
2019-06-14 13:51
嗨，我目前正在使用Artix-7 FPGA和Coolrunner II CPLD。在完成FPGA配置之前，CPLD将在复位时保留电路板上的所有内容。所以，我需要监控那个引脚。我的
2020-07-20 10:43
我使用ARTIX7固化程序，显示DONE DID NOT GO HIGH，然后DONE引脚外接3.3V上拉电阻，求大神指点该怎么改？大致是什么问题？
2017-04-07 20:56
大家好，如果两个FPGA连接在单个JTAG链中。那么DONE和INIT引脚的推荐连接是什么。两个FPGA的INIT引脚（也是DONE引脚）是应该连接在一起还是应该分开？
2019-01-10 11:00
基于Xilinx Kintex-7 FPGA K7 XC7K325T PCIeX8 四路光纤卡1. 板卡概述 板卡主芯片采用Xilinx公司的XC
2015-01-28 15:48
工作，I/O端口还都是高阻态，示波器测量CONF_DONE信号在加载成功时被拉高，过10ms左右，又被拉低，nSTATUS波形是2.5K的周期波，请高手指教可能是什么原因导致，查了好久了，很头大。加载电路设计查询过多
2014-01-07 15:59
