• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • plc时序怎么画_plc时序编程方法

    时序是描述设备工作过程的时间次序,也是用于直观分析设备工作过程的一种图形。如电子技术中的触发器、定时器、计数器等均用时序

    2017-10-23 09:39

  • Xilinx FPGA常用原语介绍

    项目中主要用到的原语与IO端口有关,所以基本在Input/Output Functions 和IO两类中。下面着重介绍实际中所用到的几个原语,芯片A7系列。

    2019-01-06 11:23

  • plc时序怎么看_plc时序指令详解解

    时序是描述设备工作过程的时间次序,也是用于直观分析设备工作过程的一种图形。如电子技术中的触发器、定时器、计数器等均用时序

    2017-10-23 08:40

  • 如何画时序?画时序的工具有哪些?

    轻松绘制各种时序,同时支持快捷键操作功能,操作简单便捷。TimeGen还可以自由设置各个文本框的属性字体样式、字体大小和颜色、可以标注信号之间的关系,调整信号周期的宽度,还能设置信号的背景图案。如下图1是小编自己画的一个

    2023-08-04 10:42

  • 时序、活动、状态、协作图的区别

    时序用于描述对象之间的传递消息的时间顺序, 即用例中的行为顺序.

    2023-07-03 10:13

  • 基于URAM原语创建容量更大的RAM

    UltraRAM 原语(也称为 URAM)可在 Xilinx UltraScale +™ 架构中使用,而且可用来高效地实现大容量深存储器。

    2019-07-13 11:08

  • 使用PlantUml绘制逻辑时序/波形

    使用PlantUml绘制时序,波形的简单说明如下。

    2023-05-14 09:28

  • Verilog HDL指定用户定义原语UDP的能力

    在前一章中,我们介绍了Verilog HDL提供的内置基本门。本章讲述Verilog HDL指定用户定义原语U D P的能力。

    2022-08-08 11:46

  • 关于块写周期时序的应用

    标准块写操作图17显示的是一个标准的块写周期时序。块写周期可以在每一个时钟周期完成一次数据传输。

    2018-07-19 15:36

  • lcd1602时序浅析

    。 lcd1602是一种工业字符型液晶,能够同时显示16x02即32个字符。lcd1602液晶显示原理 lcd1602液晶显示的原理是利用液晶的物理特性,通过电压对其显示区域进行控制,有电就有显示,这样即可以显示出图形。 lcd1602几个重要的时序管脚:

    2017-10-25 17:08