• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • notepad++与vivado关联

    在Editor下选Custom,并在Command line syntax下输入“{notepad++安装目录/notepad++.exe} $1”,如图5所示。注意路径的反斜杠为“/”。点击“OK”完成notepad

    2018-10-04 10:46

  • Xilinx ISE14.7 LVDS的应用

    最近项目需要用到差分信号传输,于是看了一下FPGA上差分信号的使用。Xilinx FPGA中,主要通过原语实现差分信号的收发:OBUFDS(差分输出BUF),IBUFDS(差分输入BUF)。

    2024-05-07 17:17

  • 找verilog bug的利器—notepad++介绍

    相信大家写verilog代码的时候,都会用到notepad++,大家也知道notepad++可以和vivado关联使用,这样写起工程代码的时候,调试很方便。

    2023-12-21 09:41

  • Notepad Next:开源Notepad++替代方案

    提到文本编辑工具,大家肯定第一时间想到的是 Notepad++ 。

    2022-10-11 11:13

  • ISE与Modelsim关联设置的详细操作步骤

    最后,在output directory for complied libraries下面填入输出已编译库的路径,默认也可。文件夹的名字以及路径不能有中文。

    2024-03-13 10:13

  • xilinx下载器驱动安装问题解读

    估计是之前装过ISE14.7之后卸载,再装Vivado 2015.3导致的问题;也可能是win8.1的问题,是我在win8.1中使的用户名是中文的原因(就因为这中文名在Modelsim中也出过问题)。具体产生这个错误的原因还未知。不成功的处理

    2018-08-13 10:23

  • Xilinx ISE使用错误和警告汇总

    Xilinx ISE使用错误和警告汇总,具体的跟随小编一起来了解一下。

    2018-07-13 06:10

  • 浅谈赛灵思 ISE 12设计套件的18问

    赛灵思 ISE 12设计套件利用智能时钟门控技术将动态功耗降低30% 1)赛灵思今天要宣布什么消息? ISE® 12设计套件不仅实现了功耗与成本的突破性优化,而且为逻辑、嵌入式、DSP和系统设计人

    2018-07-02 06:20

  • 针对赛灵思ISE工具的verilog编程经验小结

    用了半个多月的ISE,几乎全是自学起来的,碰到了很多很多让人DT好久的小问题,百度也百不到,后来还是都解决了,为了尽量方便以后的刚学ISE的童鞋不再因为一些小问题而纠结,把这几天的经验总结了一下。

    2017-02-11 06:53

  • ISE工程升级到Vivado及板级信号调试

    版本迁移的操作想必大家已经做过不少了,其中包括从ISE转换到vivado与vivado老版本迁移到新版本。郑智海同学给大家介绍了一下如何把工程从ISE迁移到vivado中。

    2023-01-30 09:11