generate a IP Core with my own project,others can only use this Core, and can't rea
2019-05-24 13:49
大家好。可以直接由ISE使用EDK IP Core，例如将其安装到ISE并成为theISE的IP之一。如果不能，那么必须将它用作EDK生成的子系统（microblaze或powerpc）吗？我想要
2019-01-23 10:21
on a research project to connect the printer on aFPGA/Spartan 3E. Can I get the printer interface IP
2019-07-04 06:32
以前写过一个SDRAM 的控制程序，现在想玩下IP core，请问该如何使用呢？在 quartus 13的Tools--》Megawizard Plug-in Manager中没有找到SDRAM controller IP
2015-08-29 16:24
除了在Xilinx官网上在哪里能下载到Xilinx IP Core 及license？ 如FFTFIRCORDIC核等！
2013-06-20 23:51
本实验通过调用PLL IP core来学习PLL的使用、vivado的IP core使用方法。
2021-03-02 07:22
'Verilog Synthesis'输出：[IP_Flow 19-98]生成IP CORE失败。无法生成IP'design_1_myip_0_0'。无法生成'Veri
2020-05-27 09:15
项目需要使用FIR和FFT IP core，我下了破解版的quartus，dsp builder和matlab，用dsp builder的基本库建了一个正弦发生器，matlab和modelsim仿真
2015-09-11 11:23
quartus ii9.0创建的ip核，生成的一些文件，（.qip、 add_sub_bb.v、add_sub.v）这些文件都有用吗，想在其他工程里调用这些IP核，这几
2013-07-02 17:20
that the IP core folders is in another location instead of default "src/ip". I just wonder
2019-04-17 09:27
