以前写过一个SDRAM 的控制程序，现在想玩下IP core，请问该如何使用呢？在 quartus 13的Tools--》Megawizard Plug-in Manager中没有找到SDRAM controller IP
2015-08-29 16:24
大家好。可以直接由ISE使用EDK IP Core，例如将其安装到ISE并成为theISE的IP之一。如果不能，那么必须将它用作EDK生成的子系统（microblaze或powerpc）吗？我想要
2019-01-23 10:21
除了在Xilinx官网上在哪里能下载到Xilinx IP Core 及license？ 如FFTFIRCORDIC核等！
2013-06-20 23:51
本实验通过调用PLL IP core来学习PLL的使用、vivado的IP core使用方法。
2021-03-02 07:22
你好：我想用我自己的项目生成一个IP Core，其他人只能使用这个Core，而不能读取或写入我的代码。如何能够这样做？该软件是ISE8.2.03以上来自于谷歌翻译以下为原文Hi:I wantto
2019-05-24 13:49
在ml_605的示意图中，我发现在一个银行（例如银行16）中混合了LVDS信号和信号端信号，所以银行应该收起2.5v，并且银行有DCI匹配。但是在银行24（银行混合了LVDS信号和信号端信号），所以
2019-10-25 08:47
项目需要使用FIR和FFT IP core，我下了破解版的quartus，dsp builder和matlab，用dsp builder的基本库建了一个正弦发生器，matlab和modelsim仿真
2015-09-11 11:23
项目中需要用到OTP来做存储，eMemory (OTP) hard IP core怎么读写？时序要求？有没有人做过相关的？
2017-05-09 14:07
嗨，我正在尝试使用Hyperlynx来模拟K7上的DDR3L设计。我使用Vivado write_ibis根据我的FPGA设计生成ibis文件。对于SSTL135_DCI_HP_IN50_I信号，我
2020-07-14 09:10
custuom ip core with generic bus width. Inside the core I have to use a addsub ip f
2019-04-18 07:12
