請問如果只用一片7606並行DSP我可以連接7606數據總線的DB0-15 到DSP的XD0-15如果我現在要用
2018-07-31 09:52
本帖最后由 624542931 于 2014-8-5 11:19 编辑 如圖所示為一測試報，需將紅色框中的數據全部顯示為兩位小數，即使是3，也顯示為3.00，請問如何實
2014-08-05 10:17
體力學實驗室』。LabVIEW用在研發實驗室主要需滿足兩個必要條件：1、由於實驗多，則必須可以快速搭建測試系統。2、實驗
2014-12-12 16:29
如附件圖示，EXCEL數據為TDMS打開的數據，我需要通過讀取該TDMS文檔將數
2013-08-07 09:50
本文介绍了I2C总线规范，并根据该规范对I2C进行模块化设计，用Verilog HDL 语言对每个模块进行具体描述，并通过模块之间的调用，基本实现了I2C的主机从机的发
2009-06-15 10:44
在电路设计中，I2C总线是比较常用的两线式串行通信方式，大多数的CPU都擅长于并口操作，不具备直接操作I2C总线接口的能力。为了使不具备
2011-02-12 16:11
本实验是基于EasyFPGA030的I2C总线接口模块设计，用EasyFPGA030开发套件通过I2C协议实现对二线制I2C串行
2009-11-02 17:01
简述了I2C总线的特点；介绍了开发FPGA时I2C总线模块的设计思想；给出并解释了用Verilog HDL实现部分I2C总线功能的程序，以及
2009-10-19 10:49
摘要： 简述了I2C总线的特点；介绍了开发FPGA时I2C总线模块的设计思想；给出并解释了用Verilog HDL实现部分I2C总线功能的程序，以及
2009-06-20 13:17
提出了采用Verilog HDL 设计I2C 总线分析器的方法，该I2C 总线分析器支持三种不同的工作模式：被动、主机和从机模式，并提供了嵌入式系统设计接口。通过硬件总
2009-08-10 15:32
