本帖最后由 IC那些事儿 于 2020-11-30 19:05 编辑 Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象
2020-11-30 19:03
嵌入式开发Verilog教程（二）——Verilog HDL设计方法概述前言一、Verilog HDL语言简介1.1 Verilog HDL语言是什么1.2前言在数字逻辑设计领域，迫切需要一种共同
2021-11-08 09:30
E64xx和E74xx无线解决方案服务器安装指南
2019-08-29 10:30
E1563A/64A数据表
2019-06-12 12:38
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174 Verilog HDL 基本语法
2017-12-08 14:39
verilog HDL语法总结
2020-03-16 14:26
讲授内容EDA设计方法学；Verilog HDL语言；数字电路与系统设计；高级描述语言及工具使用；
2017-11-30 12:36
讲授内容EDA设计方法学；Verilog HDL语言；数字电路与系统设计；高级描述语言及工具使用；
2017-11-30 12:38
讲授内容EDA设计方法学；Verilog HDL语言；数字电路与系统设计；高级描述语言及工具使用；
2017-11-30 12:44
讲授内容EDA设计方法学；Verilog HDL语言；数字电路与系统设计；高级描述语言及工具使用；
2017-11-30 12:46
