本文简单介绍在使用Verilog HDL语言时文件的调用问题之include使用方法介绍及举例说明，详见本文...
2013-01-24 14:40
标识符可以是一组字母、数字、下划线和$符号的组合，且标识符的第一个字符必须是字母或者下划线。另外，标识符区分大小写。要注意的是Verilog HDL定义了一系列保留字作为关键字，但只要小写的关键字才是保留字，所以对于不确定是否为保留字，可以将标识符首字母大写。
2021-06-30 11:18
G．703建议中规定，对于2 MHz、8 MHz、32 MHz速率的数字接口均采用HDB3（三阶高密度双极性）码。HDB3码具有无直流分量，低频成分少，连零个数不超过3个等特点，便于时钟信号的提取和恢复，适合在信道中直接传输。这里利用Verilog HDL语言设计
2018-07-16 09:32
本设计中将整个CAN控制器系统分为了11个模块，分别是Avalon总线接口模块、寄存器组模块、接收缓冲器模块、发送缓冲器模块、接收滤波模块、CRC校验模块、状态机模块、标识符填充模块、错误计数器模块、位填充模块、位定时模块。其结构框图如图1所示。
2020-03-14 11:11
Verilog HDL语言和C语言一样也提供了编译预处理的功能。“编译预处理”是Verilog HDL编译系统的一个组成部分。Verilog
2025-03-27 13:30
Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），Verilog HDL
2017-02-11 14:00
Verilog 有什么奇技淫巧？我想最重要的是理解其硬件特性。Verilog HDL语言仅是对已知硬件电路的文本描述。
2022-04-10 15:09
VCD是一个通用的格式。VCD文件是1EEE1364标准（Verilog HDL语言标准）中定义的一种ASCI文件。
2024-03-21 10:13
很多刚开始学习FPGA的朋友们经常会遇上一些误区而无从解决，FPGA为什么是可以编程的？通过HDL语言怎么看都看不出硬件结构？...本文就这个方面进行解析。
2013-09-27 17:14
阅读本文的人群：熟悉数字电路基本知识（如加法器、计数器、RAM等），熟悉基本的同步电路设计方法，熟悉HDL语言，对FPGA的结构有所了解，对FPGA设计流程比较了解。
2017-02-11 16:17
