CRC校验的实现基于串行位移寄存器，如果要处理并行数据，需要对电路进行改进。本文介绍了一种并行CRC电路HDL代码的快速生成钟算法，只需要带入不同的参数，可自动生成不同长度以及并行度的并行CRC电路的HDL
2021-03-28 09:29
一个进位保留加法阵列的HDL代码生成器，感兴趣的小伙伴们可以看看。
2016-08-08 18:20
2015-02-03 14:19
适合verilog初学者的教程，可以好好参考学习。
2016-03-25 14:11
有许多可综合状态机的Verilog代码描述风格,不同代码描述风格经综合后得到电路的物理实现在速度和面积上有很大差别。优秀的代码描述应当易于修改、易于编写和理解,有助于仿真和调
2011-12-24 00:52
该方法分4个步骤:(1)利用Matlab的Fuzzy Logic工具箱设计模糊控制器。(2)将模糊控制器转换为Lookup Table的形式。(3)将制作好的控制器查找表用状态机实现。(4)用HDL Coder将状态机实现的模糊控制
2012-01-11 10:27
Verilog HDL代码书写规范
2017-09-30 08:55
谁可以用Verilog HDL写一个关于彩灯控制器的代码，要求如下：1、设计一个彩灯控制器，使彩灯（LED管）能连续发出四种以上不同的显示形式；2、随着彩灯显示图案的变化，发出不同的音响声。教学提示
2016-03-10 17:08
本帖最后由 lee_st 于 2017-10-31 08:46 编辑 Verilog HDL代码书写规范
2017-10-21 20:53
1. 目的本规范的目的是提高书写代码的可读性、可修改性、可重用性，优化代码综合和仿真的结果，指导设计工程师使用VerilogHDL规范代码和优化电路，规范化可编程技术部的FPGA设计输入，从而做到
2017-12-08 14:36
