你好，我们的团队正在与Kintex 410合作，我们有16个可用的GTX端口，我们将其用于SRIO。是否可以在16个GTX端口之间使用不同的速率？也就是说，我们可以在同
2020-08-05 14:03
大家好，我使用IP CORE向导生成了两个GTX收发器。GTX0的线速为3.0 Gbps，参考时钟为375.0 MHz。GTX1的线速为1.5 Gbps，参考时钟为375.0 Mhz，尽管我也试过
2020-06-19 09:03
嗨，我已经实现了K7-410T的所有16个GTX收发器，实现了一组线速率为2.97Gbps的SMPTE SDI接口。在调试时，我发现RX15的接收质量很差。其BER太高，无法完成下游处理。有人可以给我一些指导来改善GTX
2020-08-12 06:01
您好，我正在使用Plan Ahead 14.7和Virtex6 xc6vlx240tff1759-2目标FPGA。我的设备中有一个PCIe内核，它使用了FPGA中可用的24个GTX通道。我有5个通信
2020-06-17 07:46
生成了一个TX唯一的Aurora 8b10b内核（GTP），为Virtex7生成了一个仅限RX的Aurora 8b10b内核（GTX）。我的参考时钟是125MHz，而我的DRP / INIT时钟都是
2020-07-31 11:27
有任何帮助可以告诉我将GTX ECOMMON（以太网）和GTX ECHANNEL（Aurora X1Y0-Ref clk 125MHz /）连接为图像吗？我连接了一些别针。请检查是否有错？以上
2019-04-11 11:18
UEFI学习（四）-SuperIo的访问一、什么是Super I/O？二、我们要用SuperIo实现什么三、NCT5581D的访问机制一、什么是Super I/O？Super I/O 芯片也叫 I
2022-01-24 08:12
嗨，对于一个项目，我想测试GTX Core。我想测试RX margnin分析以在KC705板上绘制眼图。我已经制作了一个模块来控制GTX模块的DRP接口。该模块通过UART驱动DRP接口。它工作正常
2020-07-15 10:50
我用k7 325t配置一个显示端口GTX rx，我用一个黄金显示端口tx发送数据，我发现GTX rx cdrlock每1秒或2秒为0。GTX的哪个设置会影响rx cdrlodk？
2020-07-20 10:48
你好，我在两个通过串行背板连接的Virtex 6 FPGA中实现了一个简单的4通道Aurora 8b / 10b内核。每个磁贴的专用GTX时钟是固定的 - 在FPGA0上为312.5Mhz，在
2020-06-18 10:21
