大家好，我使用IP CORE向导生成了两个GTX收发器。GTX0的线速为3.0 Gbps，参考时钟为375.0 MHz。GTX1的线速为1.5 Gbps，参考时钟为375.0 Mhz，尽管我也试过
2020-06-19 09:03
我正在尝试为 MIMXRT1170-EVK 编译和构建示例模型。代码生成成功，但构建失败。我使用的模型是基于模型的设计工具箱中包含的 LWIP ECHO 示例。 我使用的是 matlab
2023-03-24 07:34
我们使用的是 MCU Expresso IDE 11.6，RT1170 是 Rev A我们有一个非常接近 RT1170 EVK 的定制板，当我们将应用程序链接到 RAM 时一切正常 但是当
2023-03-22 07:33
您好，我正在使用Plan Ahead 14.7和Virtex6 xc6vlx240tff1759-2目标FPGA。我的设备中有一个PCIe内核，它使用了FPGA中可用的24个GTX通道。我有5个通信
2020-06-17 07:46
生成了一个TX唯一的Aurora 8b10b内核（GTP），为Virtex7生成了一个仅限RX的Aurora 8b10b内核（GTX）。我的参考时钟是125MHz，而我的DRP / INIT时钟都是
2020-07-31 11:27
有任何帮助可以告诉我将GTX ECOMMON（以太网）和GTX ECHANNEL（Aurora X1Y0-Ref clk 125MHz /）连接为图像吗？我连接了一些别针。请检查是否有错？以上
2019-04-11 11:18
嗨，对于一个项目，我想测试GTX Core。我想测试RX margnin分析以在KC705板上绘制眼图。我已经制作了一个模块来控制GTX模块的DRP接口。该模块通过UART驱动DRP接口。它工作正常
2020-07-15 10:50
我用k7 325t配置一个显示端口GTX rx，我用一个黄金显示端口tx发送数据，我发现GTX rx cdrlock每1秒或2秒为0。GTX的哪个设置会影响rx cdrlodk？
2020-07-20 10:48
你好，我在两个通过串行背板连接的Virtex 6 FPGA中实现了一个简单的4通道Aurora 8b / 10b内核。每个磁贴的专用GTX时钟是固定的 - 在FPGA0上为312.5Mhz，在
2020-06-18 10:21
RT1170开发板有哪些性能？RT1170开发板与SDRAM相比有哪些优点？RT1170开发板的硬件布局是怎样的？
2021-07-26 09:59
