大家好，我使用IP CORE向导生成了两个GTX收发器。GTX0的线速为3.0 Gbps，参考时钟为375.0 MHz。GTX1的线速为1.5 Gbps，参考时钟为375.0 Mhz，尽管我也试过
2020-06-19 09:03
- GTX_X0Y0的QPLL - TX / RX时钟源= REFCLK0 Q0 - RX / RX外部数据宽度= 20位。 - 编码/解码OFF - TX / RX内部数据宽度= 20位 - TX / RX
2020-07-19 09:01
您好，我正在使用Plan Ahead 14.7和Virtex6 xc6vlx240tff1759-2目标FPGA。我的设备中有一个PCIe内核，它使用了FPGA中可用的24个GTX通道。我有5个通信
2020-06-17 07:46
生成了一个TX唯一的Aurora 8b10b内核（GTP），为Virtex7生成了一个仅限RX的Aurora 8b10b内核（GTX）。我的参考时钟是125MHz，而我的DRP / INIT时钟都是
2020-07-31 11:27
有任何帮助可以告诉我将GTX ECOMMON（以太网）和GTX ECHANNEL（Aurora X1Y0-Ref clk 125MHz /）连接为图像吗？我连接了一些别针。请检查是否有错？以上
2019-04-11 11:18
1060-915-DK，Si1060 915-MHz无线MCU开发套件。每个套件包含两个基于无线主板的RF节点，支持使用不同的无线MCU评估和开发sub-GHz RF链路
2019-04-17 11:22
嗨，对于一个项目，我想测试GTX Core。我想测试RX margnin分析以在KC705板上绘制眼图。我已经制作了一个模块来控制GTX模块的DRP接口。该模块通过UART驱动DRP接口。它工作正常
2020-07-15 10:50
我用k7 325t配置一个显示端口GTX rx，我用一个黄金显示端口tx发送数据，我发现GTX rx cdrlock每1秒或2秒为0。GTX的哪个设置会影响rx cdrlodk？
2020-07-20 10:48
16GB is max supported memory (RAM) for DP55WB with 1060 and 1333 Hz but what is the should be the selection for best output. 8Gb x
2018-12-04 10:46
你好，我在两个通过串行背板连接的Virtex 6 FPGA中实现了一个简单的4通道Aurora 8b / 10b内核。每个磁贴的专用GTX时钟是固定的 - 在FPGA0上为312.5Mhz，在
2020-06-18 10:21
