链路，这是我需要实现的双通道，需要10个以上的GTX通道。我创建这些GTX通道的方法是使用GTX向导创建一个通道GTX，
2020-06-17 07:46
生成了一个TX唯一的Aurora 8b10b内核（GTP），为Virtex7生成了一个仅限RX的Aurora 8b10b内核（GTX）。我的参考时钟是125MHz，而我的DRP / INIT时钟都是
2020-07-31 11:27
我使用kintex-7 xc7k325tffg900-2配置显示器GTX rx（不带8b / 10解码），下面配置：线速为2.7 Gbps，参考时钟为135m，无编码，外部和内部数据宽度为20位
2020-07-28 10:40
我的主板是KC705 325t我生成一个没有编码和解码的gtx，我生成一个串行数据到GTX rx，它应该输出20位数据，但是ingtwizard_0_GT/ ----------------接收端口
2020-07-28 08:36
大家好，我使用IP CORE向导生成了两个GTX收发器。GTX0的线速为3.0 Gbps，参考时钟为375.0 MHz。GTX1的线速为1.5 Gbps，参考时钟为375.0 Mhz，尽管我也试过
2020-06-19 09:03
你好，我在两个通过串行背板连接的Virtex 6 FPGA中实现了一个简单的4通道Aurora 8b / 10b内核。每个磁贴的专用GTX时钟是固定的 - 在FPGA0上为312.5Mhz，在
2020-06-18 10:21
本文简单的介绍了GTX一些知识，不过从以上内容就可以大概知道GTX的底层是如何实现的，和上层的实现结构，其中的每一个部分都包含了很多的内容。
2021-05-24 06:20
你好，关于GTP / GTX收发器的JTAG实现，我有几个问题。1. JTAG是否针对GTP / GTX收发器实现（因此可以驱动和读取引脚以进行电路板验证）2. JTAG组件放在GTP磁贴中的哪个
2020-06-18 14:41
有任何帮助可以告诉我将GTX ECOMMON（以太网）和GTX ECHANNEL（Aurora X1Y0-Ref clk 125MHz /）连接为图像吗？我连接了一些别针。请检查是否有错？以上
2019-04-11 11:18
大家好 我正在尝试在FPGA V6之间建立通信链接。我正在关注“LogiCORE IP Virtex-6FPGA GTX收发器向导v1.9”文档。在测试示例中使用PCIeconnectors但我想
2020-05-19 07:35
