• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • Live mos

    Live mos 分享!

    2015-06-17 18:36

  • 分享ADI內含隔離電源之隔離式RS485晶片使用

    分享ADI內含隔離電源之隔離式RS485晶片使用ADM2587E好用省去自建電路的麻煩

    2013-07-27 13:40

  • Cyclone IV 动态重配置

    Cyclone® IV GX 收发器支持对收发器的不同部分进行动态重配置,而无需对器件的任何部分断电。本章节提供并讲解了用于动态重配置各种模式的实例。您可以使用 ALTGX_RECONFIG

    2017-11-14 10:53

  • ESD主要指標

    須大於電路中可能出現的感應過電壓、操作過電壓幅值。在電路結構、空間位置、設計成本許的條件下,盡可能選用電容量大或尺寸大的產品。 實際上,任何一種片式氧化鋅壓敏電阻,均能進行感應過電壓、操作過電壓、ESD防護.安达森可以提供专业的技术支持与ESD静电保护产品。

    2013-12-06 09:25

  • N3856V作原理說明----同步整流

    2012-08-14 21:09

  • FPGA全局时钟是什么?

    FPGA时钟问题 2010-06-11 15:55:39分类: 嵌入式1.FPGA全局时钟是什么?FPGA全局时钟应

    2021-07-29 09:25

  • ESD主要指標

    須大於電路中可能出現的感應過電壓、操作過電壓幅值。在電路結構、空間位置、設計成本許的條件下,盡可能選用電容量大或尺寸大的產品。 實際上,任何一種片式氧化鋅壓敏電阻,均能進行感應過電壓、操作過電壓、ESD防護.安达森可以提供专业的ESD静电保护。

    2013-12-05 09:12

  • DSI主机全局配置

    DSI主机全局配置时钟配置STM32 DSI主机通过DSI Wrapper控制专用DSI PLL。lane_byte_clk:FVCO = (HSE / IDF) x 2 x NDIV,FVCO必须

    2021-08-10 07:26

  • FPGA重构设计的结构基础

      重构设计是指利用重用的软、硬件资源,根据不同的应用需求,灵活地改变自身体系结构的设计方法。FPGA器件可多次重复配置逻辑的特性使

    2011-05-27 10:22

  • SG3842G省電設計

    2012-08-16 11:46