• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 基于Xilinx系统中的System ACE实现FPGA全局动态重配置设计

    的应用。在主流的FPGA中,绝大多数都采用了SRAM来存放配置数据,称为SRAM FPGA。这种FPGA的突出优点是可以进行多次

    2018-07-18 12:50

  • 基于SPI FLASH的FPGA重配置

    通过FPGA的多重配置可以有效地精简控制结构的设计,同时可以用逻辑资源较少的FPGA器件实现需要很大资源才能实现的程序。以Virtex5系列开发板和配置存储器SPI F

    2014-01-24 14:17

  • 用纯硬件解决方案加速部分重配置进程

    对视频等时序关键型应用,采用纯硬件解决方案提升赛灵思 FPGA 的运行能力。我们采一款基于小型状态机的纯硬件解决方案,并采用内部配置访问端口 (ICAP)接口加载比特流。这种方法具有多种优势

    2017-11-22 17:08

  • 谈谈赛灵思的局部重配置技术

    这里提到的局部重配置技术(Partial Reconfiguration) 是现场可编程门阵列(呵呵,就是FPGA了) 器件中的一部分。指的是在FPGA其他部分还在正常运行的情况下对其局部进行的重新

    2017-02-11 16:32

  • 易灵思内部重配置实现远程更新

    除通过外部多功能IO来选择之外,易灵思通过内部重配置实现远程更新操作也非常简单。

    2023-05-30 09:24

  • 基于Xilinx Kintex UltraScale FPGA的FlexRIO模块介绍

    NI FlexRIO是NI公司推出的FPGA应用的模块化产品,基于NI LabVIEW重配置I/ O(RIO)架构的NI FlexRIO在一个平台中集成了高性能模块化

    2018-07-05 09:11

  • FPGA开发中尽量避免全局复位的使用?(2)

    在Xilinx 的FPGA器件中,全局的复位/置位信号(Global Set/Reset (GSR))(可以通过全局复位管脚引入)是几乎绝对可靠的,因为它是芯片内部的信号。

    2017-02-11 11:46

  • FPGA全局时钟和第二全局时钟资源的使用方法

    目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。

    2017-02-11 11:34

  • 利用LabVIEW FPGA模块构建灵活的发动机仿真器

    "利用LabVIEW FPGA模块在NI PXI-7831R重配置I/O板卡的FPGA上编程,不但使我们的系统性能超过

    2017-11-18 18:24

  • 赛灵思FPGA全局时钟网络结构详解

    针对不同类型的器件,Xilinx公司提供的全局时钟网络在数量、性能等方面略有区别,下面以Virtex-4系列芯片为例,简单介绍FPGA全局时钟网络结构。

    2013-11-28 18:49