问题,为什么不一次变频到70M呢.我想用adf4153可以一次就产生1020-1820的混频信号,为什么不这么做呢?问题二,是不是下变频的主电路都必须做50欧的阻抗控制(非数字部分).第三,有没有软件可以对整个电路,包括adf4113,adf4153在内的
2015-09-20 11:47
基于FPGA设计了一高速数字下变频系统，在设计中利用并行NCO和多相滤波相结合的方法有效的降低了数据的速率，以适合数字信号处理器件的工作频率。
2019-09-26 07:06
如何使用一个FPGA实现64个独立的下变频通道？
2021-04-29 06:37
近年来，软件无线电已经成为通信领域一个新的发展方向，数字下变频技术(Digital Down Converter-DDC)是软件无线电的核心技术之一，也是计算量最大的部分。基于FPGA的DDC
2019-10-12 08:17
采用ADC（LTC2208）、FPGA和SDRAM（HY57V561620）设计高速的数据采集及正交下变频系统,其中数据采样速率90MSPS；实现70M中频的数字正交下变频…………请求大牛的帮助啊，我是小菜鸟，这方面
2014-04-01 10:44
数字上变频/下变频（DUC/DDC）是数字中频设计的重要组成部分，其功能是将基带信号经过内插滤波后变到中频的频率，或者将中频的信号经过抽取滤波后降到基带的频率上。本文的主要目的就是介绍多天线多载波数字上下变频的
2019-09-25 08:22
AD采样80MHz,中频信号60MHz，在数字下变频时NCO输出频率设置为多少？
2017-02-15 16:00
RF：2.401GHz~2.473GHz IF： 中频输出大概在70M左右射频输入频率范围如上所示。求助下变频芯片推荐
2012-03-14 19:01
实现FPGA数字下变频的多类滤波器分组级联技术分析1 引 言 本文针对以下高效算法做了总结，进行合理的分组级联并引入流水线技术以便于在FPGA上实现。数字下变频(DDC
2009-10-23 10:26
小弟最近在做一个数字下变频和脉冲压缩的仿真，现在一点头绪都没有，有没有大神指教一下方向的。希望大神不吝赐教，或者是有源代码能分享一下，跪谢了。
2017-03-11 10:50
