FIFO IP与RAMFIFO IP有何不同？
2023-08-11 10:52
同上，如何用fifo ip核作延时输出数据，想输入一组数据，大概300个，clk上升沿输出一个，想延迟128个数据输出的时间后，将这一组数据通过fifo输出，求大神指点
2015-04-26 11:37
请教大家，我使用的是xilinx FIFO ip核，写时钟125MHz，读时钟我做了两个实验，一个是100MHz，一个是150MHz。读使能是直接用read_en
2013-08-09 18:42
fifo IP核 fifo_uart fifo_uut(.clk(clk), // input clk.rst(rst_
2015-09-14 11:36
工程利用ISE自带的FIFO核将32位的并行数据经过缓存以单bit输出，读写时钟相同，首先将32位数据经过FIFO1变成8位输出，再将8位数据经过FIFO2变成1位输出
2016-12-23 12:53
我原有的（QUARTUS II）工程，主要是AD驱动状态机，基本配置没问题，接上电路板，调试的数据也没问题，为了把高速AD数据给STM32处理，在这个工程中导入了FIFO IP核，定义了
2019-04-24 05:22
1 功能概述该工程实例内部系统功能框图如图所示。我们通过IP核例化一个FIFO，定时写入数据，然后再读出所有数据。通过ISE集成的在线逻辑分析仪chipscope，我们可以观察FPGA片内
2019-04-08 09:34
什么是FIFO？FIFO由哪几部分组成？
2021-10-13 06:07
本帖最后由 machairodus 于 2014-5-29 00:10 编辑 小弟我最近用EDK做一个视频采集系统，做了一个视频采集的IP核，希望将采集到的视频数据传到DDR2 中缓存。制作
2014-05-28 19:57
我正在尝试在FIFO模式下读取X，Y，Z值。我不懂读书程序。我是否需要从FIFO_READ_START开始读取并继续读取6个字节，然后从FIFO_READ_START启
2019-03-13 07:31
