本帖最后由 小工兵 于 2015-8-23 13:57 编辑 最近用modelsim仿真工程时老是遇到报错：error loading design ，而且无其他错误信息，设计的编译也能通过
2015-08-23 13:55
如图，quartus11.0 调用modelsim时候总是出现：Error loading design# Error: Err
2014-03-14 19:11
最近不知为何，我的modelsim_ase在仿真时经常出现“Error loading design”的错误提示，但是代码编译是成功的。而且，每次重装之后就不会报错了。求教，这是怎么回事，如何解决。
2015-07-29 20:55
loading design，我之前也上网查找原因，都是说接口定义不对，是代码的原因。接口定义不对，也会出现error loading
2017-04-09 15:30
本帖最后由 这就非常尴尬了 于 2016-4-20 14:04 编辑 modelsim仿真出现# Error loading design提示，什么原因，新人求指教：主程序：module
2016-04-19 10:55
问题原因提示信息中提示没有Verilog的仿真许可证，表明是没有获得软件使用许可。即使用了非免费版本的Modelsim软件，却没有获得软件使用许可证另外，如果没有提示仿真许可问题，可能是你的代码问题，最大的可能是你的testbench文件的文件名和文件中的模块名不一致，例如testbench文件名叫led_tb.v，而文件中命名模块时写的却是lde_tb。解决方法方法1：使用免费版本的modelsim软件，如modelsim altera stater edition。方法2：购买软件许可证。方法3： 破解modelsim软件，破解方法见如下链接（altera收费版和se版本破解思路相同，破解工具通用）：【工具教程】ModelSim Altera软件非免费版本的破解方法http://www.corecourse.cn/forum.php?mod=viewthread&tid=27737(出处: 芯路恒电子技术论坛)获得许可后最好重启Quartus II软件
2020-02-13 20:02
================The following additional information is provided to help identify the cause of error
2017-06-25 10:36
to help identify the cause of error while running nativelink scripts=================Nativelink TCL
2017-06-25 10:28
).# # ** Error: (vsim-SDF-3250) fdn_vhd.sdo(0): Failed to find INSTANCE '/NA'.# # Error loading
2018-04-18 23:00
:/QuartusProject/div/simulation/modelsim/div_tb.v# Error loading design谢了
2014-02-21 15:54
