电子发烧友

1、基于EG4S20开发板实现硬件流水灯的设计在实验二中，我们提到了使用 GPIO 端口实现流水灯，其有一个致命的缺点，就是处理器需要全程参与控制的过程，这使得处理器的执行效率非常低。那我们可不可以

2022-08-15 16:20

` 本帖最后由 Stark扬 于 2018-10-18 14:04 编辑 Anlogic EG4S20 FPGA是中国大陆第一个工业级的并且使用最新芯片制程的开放源码的处理器，支持RISC-V

2018-10-18 14:02

项目名称： 基于EG4S20的半导体激光器控制主板试用计划：本人简介：项目负责人为光电创新实验室负责人，曾为电子发烧友物联网板块版主，长期从事智能控制、光电传感方向的研究，熟悉单片机，DSP以及

2019-06-24 14:23

这一次对安路FPGA片上RAM进行测试使用，代码如下：module ROM_test(clk,rst_n,dout);input clk;input rst_n;wire rst=~rst_n;parameter max=22;reg [max:0]cnt;initial cnt=0;reg [8:0]addr;initial addr=0;output [15:0]dout;always@(posedge clk or negedge rst_n)if(!rst_n)cntBRAM Editor可以看到RAM中的数据如下图所示：从图中可以看出，相应的数据写入了RAM中。在实验测试过程中，发现必须按下复位按键程序才能开始执行，而且程序在执行中经常出现程序停止执行的现象，表现为LED不在闪烁，全部点亮。问了安路的技术支持也没有给我答复，程序很简单，现在怀疑安路FPGA的IP核存在Bug。各位大神也可以帮我看看。附上我的工程：

2019-06-14 19:56

`一、拆箱拆开来大家一起看看开发板吧，这一根下载线质量不错： 从图中可以看到，开发板上自带了JTAG下载器，一片带有20K逻辑资源的FPGA EG4S20BG256，还有一些简单的外设：数码管

2019-06-09 17:50

] dtube_data//7段数码管段选信号（包括小数点为8段）);parameter s0=4'b1110, s1=4'b110

2019-06-10 21:09

这一次对安路FPGA片上FIFO进行测试使用，首先列化FIFO，如下图所示：FIFO宽度为8bit，深度为512，测试代码如下：module ip_fifo_test(clk,rst_n,dout);input clk;input rst_n;output [7:0]dout;wire clk50m;wire clk100m;wire clk75m;/*mypll i1(.refclk(clk),.clk0_out(clk50m),.clk1_out(clk100m),.clk2_out(clk75m));*/assign clk50m=clk;wire fifofull;// synthesis keep//wire alfifofull;// synthesis keepreg [7:0]fifodin;regfifowr;wire [7:0]fifodout;regfifore;wire fifoempty;myfifo i2(.rst(!rst_n),.di(fifodin), .clkw(clk), .we(fifowr),.do(dout), .clkr(clk50m), .re(fifore),.empty_flag(fifofull),.full_flag(fifoempty)//.afull_flag(alfifofull) );parameter max=12;reg [max:0]cnt;always@(posedge clk or negedge rst_n)//write logicif(!rst_n)cnt

2019-06-14 20:39

的电动车电机驱动和报警器，准备使用fpga芯片来实现控制以及车联网通讯，希望使用国产品牌芯片，因此想申请本开发版，测试相关功能与性能。项目计划①根据文档，对EG4S20硬件、软件快速入门②通过学习

2019-06-03 16:02

并没有物流消息，大概就知道eg4s20开发板到了。到了菜鸟驿站，看到包裹我很怀疑这是不是我昨天买的console线，因为。。。。这个包裹太太太简陋了。。。。。。。`

2019-06-28 21:11