电子发烧友

用于多处理TigerSHARC系统的集群总线通信的详细信号完整性和时序分析。该系统由8个ADSP-TS101S器件，一个主处理器和SDRAM组成，其集群总线运行频率为1

2019-08-30 09:24

本帖最后由 午夜的沉默 于 2015-3-14 22:14 编辑 哪位有ADSP TS101S 芯片的Cadence原理图封装啊跪求 ..

2015-03-14 22:13

本次发布三例 SDRAM 控制器参考设计及 IP Core Generator 支持调用SDRAM 控制器 IP。 1. 32-bit

2022-10-08 07:59

纯逻辑实现SDARM控制器工程说明本项目展示如何用“至简设计法”设计SDARM，具体功能要求如下：1）读写仲裁机制：当同时出现读写请求时，如果上次执行了读操作，则此次执行写操作；如果上一次执行了写

2017-08-02 17:43

是STM32F101xx系列微控制器器件型号总揽，可作为选件参考。1. 内核：ARM 32位Cortex™-M3 CPU 最高工作频率36MHz，1.25DMIPS/MHz。 单周期乘法和硬件除法

2015-01-13 09:36

PrimeCell SDRAM控制器是一款符合高级微控制器总线架构（AMBA）的片上系统（SoC）外围设备，由ARM开发

2023-08-02 18:13

SDRAM控制器用户手册主要内容包括功能特点、整体框图、工作原理、信号定义、参数介绍、GUI 调用、接口时序等。主要用于帮助用户快速了解高云半导体 SDRAM 控制器的

2022-10-08 07:48

了，这也就大大提高了存储器的访问速度1.1.2 设计目标设计SDRAM读写控制器来控制开发板上的一

2020-10-15 15:16