Xilinx FPGA工程例子源码：DDR SDRAM控制器verilog代码
2016-06-07 14:13
本文首先分析了DDR SDRAM的基本特征，并提出了相应的解决方案详细介绍了基于J EDEC DDR SDRAM规范的DDR
2021-03-28 10:57
Xilinx FPGA工程例子源码：DDR SDRAM控制器参考设计VHDL代码
2016-06-07 11:44
，SDRAM的控制逻辑复杂，使用很不方便。 为了解决这个矛盾，需要设计专用的SDRAM控制器，使系统用户象使用SRAM一样方便的使用
2021-06-30 09:16
摘 要：介绍了SDRAM的特点和工作原理，提出了一种基于FPGA的SDRAM控制器的设计方法，使用该方法实现的控制器可非常方便地对
2009-06-20 13:04
ref ddr sdram verilog源代码 File/Directory Description
2009-06-14 08:48
基于FPGA的DDR3SDRAM控制器设计及实现(嵌入式开发式入门)-该文档为基于FPGA的DDR3SDRAM控制器设计及实现总结文档，是一份很不错的参考资料，具有较高
2021-07-30 13:07
基于FPGA的DDR3SDRAM控制器设计及实现简介(arm嵌入式开发平台PB)-该文档为基于FPGA的DDR3SDRAM控制器设计及实现简介资料，讲解的还不错，感兴趣
2021-07-30 09:05
本文介绍了DDR3 SDRAM 的基本特点和主要操作时序,给出了一种基于ALTMEMPHY宏功能的DDR3 SDRAM控制器
2010-07-30 17:13
files *top.v* is the source file for DDR SDRAM controller
2009-05-14 10:46
