本帖最后由 一只耳朵怪 于 2018-6-25 14:57 编辑 请问在使用ddr3 和srio接口时，其外部时钟（ddr3clk和sriosgmiiclk）是必须的吗，考虑到其内部有专门的sysclk与之对应
2018-06-25 06:37
＆amp; 14用于DDR3内存接口，但由于我使用的是3.3V的fash存储器IC，我必须使用bank 14进行闪存存储器接口。原因是需要的资源仅在Bank 14中可用.DDR
2020-04-17 07:54
XILINX MIG(DDR3) IP的AXI接口与APP接口的区别以及优缺点对比
2021-11-24 21:47
亲爱的先生Vivado：v2016.4装置：Artix-7我尝试在Vivado中使用MIG设计DDR3 SODIMM接口。但是，MIG只生成一对ddr_ck。我认为DDR
2020-08-24 06:45
ddr200t开发板是否有HDMI接口用于视频输出，或者有没有其他有HDMI接口的开发板能够接到ddr200t上呢
2023-08-12 06:48
均衡的定义和重要性是什么如何实现FPGA和DDR3 SDRAM DIMM条的接口设计？
2021-05-07 06:21
我有一个RGMII接口，时钟与边缘的数据DDR对齐。根据我的理解，我应该使用具有90°相位的再生时钟来采样具有最佳时序余量。这意味着我必须使用一个PLL我看到用于DDR接口
2019-03-12 09:56
如图中，ARM的DDR2接口与DDR2数据接口为什么不是D0对D0....D15对D14呢？在RK的平板方案中也见过这种接法，想问一下这样的话处理器是如何传数据的？
2022-04-20 09:34
以前的一个DDR2接口设计，在原板上运行正常，现在重做了一块板子，换了一款FPGA芯片，重新编译后，无法初始化DDR2。IP重新例化了，但是不知到怎么运行TCL文件，运行哪个文件？有高手给指点一下，或者有相关教程，或
2013-12-10 20:38
DDR3存储器接口控制器是什么？有什么优势？
2021-04-30 06:57
