- 内部全局时钟缓冲器任何BUFGCTRL都可以使用专用的全局路由驱动Virtex-5器件中的任何DCM。当用于串联连接两个DCM时，BUFGCTRL可以驱动DCM
2020-06-02 13:49
请问一下，如果我电路中的buck电路部分要求输出电压12V，电流90A左右，开关器件选择GaN, 那该种情况下适合DCM 还是CCM呀？DCM有适合的电流范围吗？
2022-10-17 21:23
你好在DCM中有一个RESET输入引脚。我已将RESET引脚指定为分配RESET = ~LOCKED // DCM锁定，希望这将使RESET从开始起至少保持三个时钟周期。当我使用这种类型的赋值
2019-06-06 07:23
使用dcm_20Mhz_100Mhz DCM获得100 MHz模块。然后，来自第一DCM的CLKFX_OUT输出用作第二DCM的输入，以导出三个输出时钟clk_int，
2020-05-01 15:08
最初，我设置了一个基于xc700a的项目，并在EVM板上完成了实验。然后我将目标设备更改为xc200a，ISE在执行映射时发生错误，似乎DCM上出现故障。我删除了DCM .xaw和生成的所有文件，并
2019-05-15 09:33
嗨，我们在这里有一个Spartan6设备，想知道我们是否可以在DCM保持复位期间使用DCM的状态输出。在启动时，我们希望将DCM保持在重置状态。顺便说一句，我必须说保持DCM
2019-05-15 08:34
所以这很奇怪而且很间歇。我有一个S6LX45的设计。它使用一个PLL和八个DCM。 8个DCM时钟输入来自馈送BUFIO2的GCLK引脚。 BUFIO2分频器被禁用，DIVCLK输出进入DCM的时钟
2019-07-26 13:04
（tx_clk_0）,. O（CLKIN_IBUFG））;//来自具有LOCKED控制的DCM的输出BUFGCE BUFGCE_INST_0（.O（tx_clk_1）,. CE（LOCKED_OUT）,. I
2019-03-25 13:56
你好，我使用Spartan 3E。我想要900KHz。所以我使用DCM（核心发生器）产生18MHz，然后除以20.它效果很好，输出= 900KHz。（50MHz- > DCM +分区
2019-05-17 14:06
嗨，大家好，我总是使用我的设计之一，DCM提供3种不同的时钟频率。最近我决定在前一个版本中并行添加一个DCM，现在不再遵守时序约束。这是怎么可能的，因为新的DCM并行而不是关键路径？
2019-07-31 07:31
