_aw_vid; wirem_axi_aw_ready; wire[2:0]m_axi_aw_port; wire[32-1:0]m_axi_w_data; wirem_axi
2025-07-16 18:50
AXI有哪些性能？AXI的特点是什么？AXI4有哪些工作模式？
2021-06-23 08:13
empty、full，改为valid、last、ready等5、可用block ram实现6、读写接口分别为AXI stream master和slave 我看了Xilinx的FIFO generator的datasheet不是很清楚
2014-02-21 16:24
axi protocol通道有哪些分类？有什么特征？
2022-01-20 06:11
https://gist.github.com/promach/251cbb3c9c9af401bf712dc4ccb76fb3为何这个 AXI 代码 不通过 AXI Protocol
2020-02-28 13:44
嗨，我在Vivado 2016.3模块设计中集成了PCIe DMA BAR0 AXI Lite接口和AXI IIC IP。在DMA IP端，它显示S_AXI_Lite端口，但在
2020-05-14 09:09
嗨，我将使用axi tpg和axi vdma在zedboard上的ddr3中编写帧数据，但我不知道，如何在vivado 2014.4和我的项目的sdk c应用程序代码中设计vivado块设计，请帮帮我是zedboard的新用户。
2020-04-06 17:25
你好，我有一个关于XADC及其AXI4Lite接口输入的问题。我想在Microzed 7020主板上测试XADC，在通过AXI4Lite接口将Zynq PL连接到XADC向导（参见第一个附件）之后
2018-11-01 16:07
使用vivado 14.4生成axi_pcie3_0，尝试编译13.2.005中的源代码错误消息是：[nak @hhgw16：〜/ work / odin_top / odin / sim
2020-07-25 11:26
你好，有人可以发给我们规格吗？时序规范谢谢，Muuu
2020-08-10 06:35
