/prdy或者valid-ready或AXI）中Valid及data打拍技巧 ；只关心ready时序修复可以参考同作者这篇文章链接: （
2025-03-08 17:10
由于ZYNQ架构和常用接口IP核经常出现 AXI协议，赛灵思的协议手册讲解时序比较分散。所以笔者收藏AXI协议的几种时序，方便编程。
2019-05-12 09:10
赛灵思 AXI Verification IP (AXI VIP) 是支持用户对 AXI4 和 AXI4-Lite 进行仿真的 IP。它还可作为
2022-07-08 09:24
AXI接口虽然经常使用，很多同学可能并不清楚Vivado里面也集成了AXI的Verification IP，可以当做AXI的master、pass through和slave，本次内容我们看下
2023-07-27 09:19
本文主要介绍了AXI通道以及在每个通道下信号的概述。
2022-08-04 10:49
本节介绍的AXI是个什么东西呢，它其实不属于Zynq，不属于Xilinx，而是属于ARM。它是ARM最新的总线接口，以前叫做AMBA，从3.0以后就称为AXI了。 书上讲的AXI比较具体，本节呢不打算落入俗套，从应用
2018-07-13 07:08
这篇文章是探讨对接收端进行时序优化（即ready打拍，或称backward打拍）的方式。
2023-12-04 10:20
AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互连以及其他AXI4系统外设上生成特定序列（流量）。它根据IP的编程和选择的操作
2023-11-23 16:03
1、AXI 总线通道，总线和引脚的介绍 AXI接口具有五个独立的通道： （1）写地址通道（AW）：write address channel （2）写数据通道（ W）： write data
2018-01-05 08:13
在 AXI 基础第 2 讲 一文中，曾提到赛灵思 Verification IP (AXI VIP) 可用作为 AXI 协议检查工具。在本次第4讲中，我们将来了解下如何使用它在
2022-07-08 09:31
