AMBA AXI4（高级可扩展接口 4）是 ARM 推出的第四代 AMBA 接口规范。AMD Vivado Design Suite 2014 和 ISE Design Suite 14 凭借半导体产业首个符合 AXI4
2024-10-28 10:46
Xilinx vivado下通常的视频流设计，都采用Vid In to axi4 stream --> VDMA write --> MM --> VDMA read -->
2022-10-11 14:26
在 AXI 基础第 2 讲 一文中，曾提到赛灵思 Verification IP (AXI VIP) 可用作为 AXI 协议检查工具。在本次第4讲中，我们将来了解下如何
2022-07-08 09:31
AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互连以及其他AXI4系统外设上生成特定序列（流量）。它根据IP的编程和选择的操作
2023-11-23 16:03
赛灵思 AXI Verification IP (AXI VIP) 是支持用户对 AXI4 和 AXI4-Lite 进行仿真的 IP。它还可作为
2022-07-08 09:24
连接。在这种模式下，没有延迟，同时不消耗逻辑资源。 2. 只转换模式 当连接一个主设备和一个从设备时，AXI互联执行不同的转换和流水线功能：数据位宽转换、时钟速率转换、AXI-Lite从适应、AXI-3从适应、流水线
2020-11-16 17:39
本系列我想深入探寻 AXI4 总线。不过事情总是这样，不能我说想深入就深入。当前我对 AXI总线的理解尚谈不上深入。但我希望通过一系列文章，让读者能和我一起深入探寻 AXI4。
2022-08-29 14:58
对于地址递增或地址循回的猝发，并且要求传输数据的宽度比数据总线上的要窄，这中猝发过程中，每次数据传输，使用不同的字节通道，这些通道对应于猝发中每一个时钟节拍。一个固定格式的猝发，其地址保持不变，每拍数据传输都使用相同的字节通道。
2020-09-24 10:29
第一点是IP的生成，官方的IP显示应该是有BUG，我的使用需求是3从1主做仲裁，然后在IP显示图中显示了三组AXIs从接口，但是每个从接口是主接口的位宽的3倍，当时看到这个一度觉得很奇怪，IP的手册
2019-02-04 07:49
AXI直接数值存取（Drect Memory Access，DMA）IP核在AXI4内存映射和AXI4流IP接口之间提供高带宽的直接内存访问。DMA可以选择分散收集（Scatter Gather
2025-04-03 09:32
