赛灵思 AXI Verification IP (AXI VIP) 是支持用户对 AXI4 和 AXI4-Lite 进行仿真的 IP。它还可作为
2022-07-08 09:24
AXI总线在FPGA设计中使用越来越频繁，但初学的同学经常会因为对协议的理解不够深入，写出来的代码经常会出现死锁等问题，对FPGA设计与调试带来很多不必要的麻烦。为了解决这个问题，我们可以
2022-10-08 16:07
基于vivado2020.1和zcu102开发板(rev1.1)开发项目，工程涉及DDR4（MIG）和PL端多个读写接口交互的问题，通过AXI interconnect进行互联和仲裁（采用默认配置）。
2023-12-01 09:04
AXI接口虽然经常使用，很多同学可能并不清楚Vivado里面也集成了AXI的Verification IP，可以当做AXI的master、pass through和slave，本次内容我们看下
2023-07-27 09:19
本文主要介绍了AXI通道以及在每个通道下信号的概述。
2022-08-04 10:49
本节介绍的AXI是个什么东西呢，它其实不属于Zynq，不属于Xilinx，而是属于ARM。它是ARM最新的总线接口，以前叫做AMBA，从3.0以后就称为AXI了。 书上讲的AXI比较具体，本节呢不打算落入俗套，从应用
2018-07-13 07:08
AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互连以及其他AXI4系统外设上生成特定序列（流量）。它根据IP的编程和选择的操作
2023-11-23 16:03
am335x处理器，最高运行1GHz，邮票孔设计，超小体积，引出了JTAG接口，便于裸跑！EtherCat.PROFINET工业总线，支持Linux3.14/Wince7.0系统 CPU : 600MHZ 内存 : 256M DDR3 存储 : 256M SLC NAND 操作系统 : linux3.14/WindowsCE 7.0 温度等级 : 商业级 可定制宽温 生命周期 : TBD 包装方式 : 盒装
2019-11-01 14:22
1、AXI 总线通道，总线和引脚的介绍 AXI接口具有五个独立的通道： （1）写地址通道（AW）：write address channel （2）写数据通道（ W）： write data
2018-01-05 08:13
Arm最近宣布推出了下一版本的Arm AMBA 5 AXI协议规范即AXI Issue K（AXI-K）。
2023-11-15 10:06
